D триггера принцип работы: D-триггер с работой по уровню (защелка) и по фронту — Help for engineer

Содержание

D-триггер с работой по уровню (защелка) и по фронту — Help for engineer

D-триггер с работой по уровню (защелка) и по фронту

D-триггер получил название от английского слова «delay» — задержка, которая реализуется подачей сигналов на вход синхронизации. В раннее рассмотренном RS-триггере было два входных сигнала, но для передачи двоичного кода достаточно одного входа с разными уровнями напряжения: высокий (1) и низкий (0). На два входа нельзя было подавать единицу одновременно, поэтому в D триггере эти входы объединены с помощью инвертора (рисунок 1 а), что исключает возможность возникновения запрещенного состояния.

Рисунок 1 – а) усовершенствованная схема RS-триггера б) графическое изображение D-триггера

Триггер D может работать по уровню сигнала, он еще называется защелка. В таком устройстве нужно ограничивать длительность синхронизирующего сигнала, потому что пока синхросигнал подается — переходной процесс со входа поступает на выход.

Схема зещелки собранная на логических элементах 2ИЛИ-НЕ (синий провод – логический ноль, красный – единица):

Временная диаграмма работы:

Триггер-защелка включается в работу только по синхросигналу. Когда на С логический ноль, то выход Q хранит прошлое записанное в него состояние, при этом уровень напряжения на входе D никак не может на него повлиять. Если подать «1» на вход синхронизации, то устройство будет работать в режиме «прозрачности» — выходной сигнал мгновенно повторяет сигнал входа. Но при отключении синхросигнала в памяти триггера останется последнее состояние входа и именно оно будет на Q. То есть получается «защелкнутый входной сигнал».

Исходя из описанного принципа работы, составим таблицу истинности:

Х означает, что состояние не имеет значения, иногда обозначают, как «тильда»

D-триггер, работающий по фронту, не требует контроля длительности синхронизирующего (тактового) сигнала, потому что фронт сигнала С проходит практически мгновенно (не может длиться продолжительное время). Триггер, который будет запоминать информацию лишь по фронту синхросигнала, можно построить из двух D-триггеров, тактовый сигнал на которые будет подаваться в противофазе:

Соответственно, схему на логических элементах можно сконструировать с помощью четырех ИЛИ-НЕ и одного инверсного блока:

На рисунке 2 (анимации) в правом верхнем углу для упрощения восприятия, на первом кадре написана цифра «1». Начиная рассматривать с этого кадра, будет проще проследить принцип работы (синий цвет – «0», красный – «1»).

Временная диаграмма Д-триггера, работающего по фронту

Рассмотрим принцип работы. Q’ – выход первого триггера, Q – второго. Так как тактовый сигнал на первый и второй вход подаются инверсировано, то когда один находится в режиме хранения, другой пропускает информацию со входа на выход. По диаграмме видно, что значение на выходе триггера Q изменится только по спадающему фронту синхронизирующего (тактового) сигнала С. То есть значение на Q будет соответствовать величине напряжения на входе D в момент изменения синхросигнала с 1 на 0.

Так как данное устройство состоит из двух более простых устройств, то условное его обозначение следующее:

Где ТТ означает наличие в строении двух простых триггеров, а «треугольник» около входа С – работу триггера по фронту сигнала.

Недостаточно прав для комментирования

Справочник «Цифровые Интегральные Микросхемы»

Справочник «Цифровые Интегральные Микросхемы»
[ Содержание ]


2.5.2. D-триггеры

D-триггером называется триггер с одним информационным
входом, работающий так, что сигнал на выходе после
переключения равен сигналу на входе D до переключения,
т. е. Qn+1=Dn Основное назначение D-триггеров — задержка
сигнала, поданного на вход D. Он имеет информационный
вход D (вход данных) и вход синхронизации С. Вход
синхронизации С может быть статическим (потенциальным)
и динамическим. У триггеров со статическим входом С информация
записывается в течение времени, при котором уровень сигнала C=1.
В триггерах с динамическим входом С информация записывается
только в течение перепада напряжения на входе С. Динамический
вход изображают на схемах треугольником. Если вершина треугольника
обращена в сторону микросхемы (прямой динамический вход), то
триггер срабатывает по фронту входного импульса, если от нее
(инверсный динамический вход) — по срезу импульса. В таком
триггере информация на выходе может быть задержана на один такт
по отношению к входной информации.

D-триггеры могут быть построены по различным схемам. На рис. 2.43,а
показана схема одноступенчатого D-триггера на элементах И-НЕ и его
условное обозначение. Триггер имеет прямые статические входы
(управляющий сигнал — уровень логической единицы). На элементах DD1.1 и DD1.2
выполнена схема управления, а на элементах DD1.3 и DD1.4 асинхронный RS-триггер.

Рис. 2.43. Синхронный D-триггер:
а — схема D-триггера на элементах И-НЕ и условное обозначение;
б — временные диаграммы; в — преобразование синхронного RS-триггера в синхронный D-триггер;
г — временные диаграммы записи и считывания.

Если уровень сигнала на входе С = 0, состояние триггера устойчиво
и не зависит от уровня сигнала на информационном входе D. При этом
на входы асинхронного RS-триггера с инверсными входами
(DD1.3 и DD1.4) поступают пассивные уровни /S = /R = 1.

При подаче на вход синхронизации уровня С = 1 информация на
прямом выходе будет повторять информацию, подаваемую на вход D.

Следовательно, при C=0 Qn+1=Qn, а при C=l Qn+1=Dn.
Временные диаграммы, поясняющие работу D-триггера,
приведены на рис. 2.43,б.

D-триггер возможно получить из синхронного RS-триггера,
если ввести дополнительный инвертор DD1.1 между входами
S и R (рис. 2.43,в). В таком триггере состояние неопределенности
для входов S и R исключается, так как инвертор DD1.1 формирует
на входе R сигнал /S. Временные диаграммы записи в D-триггер
напряжений высокого и низкого входных уровней и их считывание
приведены на рис. 2.43,г. Обязательным условием правильной
работы D-триггера является наличие защитного временного
интервала после прихода импульса на
вход D перед тактовым импульсом (вход С). Этот интервал
времени tn+1-tn зависит от справочных данных на D-триггер.

Комбинированные D-триггеры имеют дополнительные входы
асинхронной установки логических 0 и 1 — входы S и R.
Схема и условное обозначение одного такого триггера
представлены на рис. 2.44. Триггер собран на шести
элементах И-НЕ по схеме трех RS-триггеров. Входы /S и /R служат
для первоначальной установки триггера в определенное состояние.

Рис. 2.44. Комбинированный D-триггер и его условное обозначение.

Если C=D=0, установить /S=0, а /R=1, то элементы
DD1.1 … DD1.5 будут закрыты, а элемент DD1.6 будет открыт,
т. е. Q=l, /Q=0. При снятии нулевого сигнала со входа /S,
откроется элемент DD1.1, состояние остальных элементов не
изменится. При подаче единичного сигнала на вход С на всех
входах элемента DD1.3 будут действовать единичные сигналы
и он откроется, а элемент DD1.6 закроется: /Q = 1. Теперь
на всех входах элемента DD1.5 действуют единичные сигналы
и он будет открыт: Q = 0. Следовательно, после переключения
триггера сигнал на выходе Q стал равным сигналу на входе D
до переключения: Qn+1=Dn=0. После снятия единичного сигнала
со входа С состояние триггера не изменится.

D-триггер с динамическим входом C может работать как T-триггер.
Для этого необходимо вход С соединить с инверсным выходом триггера /Q
(рис. 2.45,а). Если на входе D поставить дополнительный двухвходовый
элемент И и инверсный выход триггера /Q соединить с одним из входов
элемента И, а на второй вход подать сигнал EI, то получим T-триггер с
дополнительным разрешением по входу (рис. 2.45,б).

Рис. 2.45. Схемы преобразования D-триггера. а — преобразование D-триггера в T-триггер и его временная диаграмма работы;
б — преобразование D-триггера в в T-триггер с дополнительным входом расширения EI и его временная диаграмма работы;

Микросхема ТМ2 содержит два независимых комбинированных D-триггера,
имеющих общую цепь питания. У каждого триггера имеется один
информационный вход D, вход синхронизации С и два дополнительных
входа /S и /R независимой асинхронной установки триггера в единичное
и нулевое состояния, а также комплементарные выходы Q и /Q (рис. 2.46).
Логическая структура одного D-триггера (рис. 2.46) содержит следующие
элементы: основной асинхронный RS-триггер (ТЗ), вспомогательный
синхронный RS-триггер (Т1) записи логической единицы (высокого уровня)
в основной триггер, вспомогательный синхронный RS-триггер (Т2) записи
логического нуля (низкого уровня) в основной триггер.
Входы /S и /R — асинхронные, потому что они работают (сбрасывают состояние
триггера) независимо от сигнала на тактовом входе, активный уровень
для них низкий (т. е. инверсные входы /S и /R).

Рис. 2.46. Структура D-триггера микросхемы ТМ2

Асинхронная установка D-триггера в единичное или нулевое состояния
осуществляется подачей взаимопротивоположных логических сигналов
на входы /S и /R. В это время входы D и С не влияют.

Если на входы /S и /R одновременно подать сигнал низкого уровня
(логический нуль), то на обоих выходах триггера Q и /Q будет высокий
уровень (логическая единица). Однако после снятия этих сигналов со
входов /S и /R состояние триггера будет неопределенным. Поэтому
комбинация /S=/R=0 для этих входов является запрещенной.

Загрузить в триггер входные уровни В или Н (т. е. логические 1 или 0) можно,
если на входы /S и /R подать напряжение высокого уровня: /S=/R=1. Сигнал от
входа D передается на выходы триггера при поступлении положительного перепада
импульса на вход С (изменение от низкого* к высокому). Однако, чтобы D-триггер
переключался правильно (согласно таблице состояний, табл. 2.24), необходимо
уровень на входе D зафиксировать заранее, т. е. до прихода перепада на вход С.
Причем этот защитный временной интервал должен быть больше времени задержки
распространения сигнала в триггере (определяется по справочнику).

Таблица 2.24. Состояния триггера ТМ2
Режим работы Входы Выходы
/S /R D C Q /Q
Асинхронная установка 0 1 X X 1 0
Асинхронный сброс 1 0 Х Х 0 1
неопределенность 0 0 Х Х 1 1
Загрузка «1» (установка) 1 1 1 _/ 1 0
Загрузка «0» (сброс) 1 1 0 _/ 0 1

Цоколевка микросхемы ТМ2 приведена на рис. 2.47,
а основные параметры см. в табл. 2.20а.

Рис. 2.47. Условное обозначение и
цоколевка микросхемы ТМ2

Микросхемы ТM5 и ТМ7 содержат по четыре D-триггера, входы синхронизации
которых попарно соединены и обозначены как входы разрешения загрузки EI.
Если на такой вход разрешения EI подается напряжение высокого уровня,
то информация, поступающая на входы D, передается на выходы триггеров.
При напряжении низкого уровня на входе разрешения EI на выходах триггеров
сохраняются предыдущие состояния (состояние входов D безразлично).
В триггерах будет зафиксирована информация, имевшаяся на входах D, если
состояние входа EI переключить от напряжения высокого уровня к низкому.
Такие триггеры используются в качестве четырехразрядного регистра
хранения информации с непарным тактированием разрядов, а также в
качестве буферной памяти и элемента задержки. Каждый триггер микросхемы
ТМ5 имеет только прямой выход Q, а каждый триггер микросхемы ТМ7 имеет
прямые Q и инверсные /Q выходы. Функциональные схемы, цоколевка,
схема одного D-триггера и временные диаграммы работы приведены
на рис. 2.48, а, основные параметры триггеров даны в
табл. 2.20, состояния триггеров даны в
табл. 2.25.

Рис. 2.48. Функциональные схемы, цоколевки, структура D-триггера
и временные диаграммы микросхем ТМ5, ТМ7.

Таблица 2.25. Состояния триггеров ТМ5, ТМ7
Режим работы Входы Выходы
EI D Qn+1 /Qn+1
Разрешение передачи данных на выход 1 0 0 1
1 1 1 0
Защелкивание данных 0 Х Qn=1 /Qn=0

Микросхемы. TM8 и ТМ9 содержат четыре и шесть D-триггеров соответственно.
Они имеют общие входы синхронного сброса /R (установки в состояние низкого уровня)
и входа синхронизации C. Структура ТМ8 и ТМ и их цоколевка приведены на рис. 2.49.

Рис. 2.48. Функциональные схемы и цоколевки микросхем ТМ8 и ТМ9.

Триггеры микросхемы ТМ9 имеют только прямые входы Q,
а триггеры ТМ8 — прямые и инверсные выходы Q и /Q.
На входах C и /R поставлены дополнительные инверторы.
Микросхемы К1533ТМ8, К1533ТМ9 имеют повышенную нагрузочную
способность, т.е. на каждом из выходов поставлены
дополнительные инверторы. Функционрированне триггеров
в микросхемах ТМ8 и ТМ9 соответствует
таблице состояний (табл. 2.26).

Таблица 2.26. Состояния триггеров ТМ8 и ТМ9
Режим работы Входы Выходы
/R D C Qn+1 /Qn+1
Сброс 0 X X 0 1
Загрузка «1» 1 1 _/ 1 0
Загрузка «0» 1 0 _/ 0 1

Установка всех триггеров в состояние Q = 0 произойдет, когда на
асинхронный вход /R подать напряжение низкого уровня — 0.
Входы С и D в это время не действуют. Информацию от входов D можно
загрузить в триггеры, если на вход /R подать напряжение высокого
уровня — 1. Тогда при подаче на вход синхронизации С положительного
перепада напряжения (фронта импульса) и предварительно поданного
на вход D напряжения высокого или низкого уровня появится на
выходе Q высокий или низкий уровень.


Триггеры. Принцип работы | HomeElectronics

Всем доброго времени суток! Сегодняшний мой пост посвящён цифровым микросхемам, которые имеют память. Подобно тому, как человек помнит события из своей жизни, так и эти микросхемы могут долго хранить заложенную в них информацию, а когда необходимо выдавать её.

Такими цифровыми микросхемами являются триггеры (англ. – Trigger или Flip-Flop). В отличие от простых логических микросхем, которые называют комбинационными (НЕ, И-НЕ, ИЛИ и другие) и их сигналы на выходе чётко соответствуют сигналам на входе, то триггеры относятся к последовательным или последовательностным микросхемам, уровень выходного напряжения которых, зависит от того в какой последовательности поступали сигналы на вход триггера. С помощью триггеров строят более сложные цифровые микросхемы.

Для сборки радиоэлектронного устройства можно преобрески DIY KIT набор по ссылке.

Сигналы, поступившие на вход триггера, могут храниться только до тех пор, пока на него подается напряжение питания. После каждого включения триггера на его выходах появляются случайные логические уровни напряжения. Триггеры обладают очень высоким быстродействием, сравнимым с задержками при переключении простейших логических элементов, однако объём хранимой информации мал. Один триггер может хранить только один сигнал или бит.

Внутреннее устройство триггера

Не вдаваясь в глубину схемотехники триггера, скажу сразу, что простейший триггер представляет собой схему из двух логических элементов, взаимодействуя между собой с помощью положительной обратной связи, которая обеспечивает нахождения выходов триггера в одном их двух логических состояний неограниченное время.

Схема триггерной ячейки на логических элементах (RS триггер).

Схема на рисунке выше представляет простейший триггер (или триггерная ячейка), который имеет два входа и два выхода. Входы триггера реагируют на низкий логический уровень: вход R – сброс (англ. Reset – сброс) и вход S – установка (англ. Set – установка), выходы: прямой Q (англ. Quit – выход) и инверсный –Q.

Как говорилось выше, входы триггера R и S реагируют на низкий логический уровень и сигналы на них должны поступать с некоторой разницей во времени. Опишем работу данной схемы. Когда на обоих входах триггера присутствует низкий логический уровень, то это никак не отразится на уровне напряжения на выходах. Когда на вход S поступит сигнал лог. 1, то на выходах Q будет лог. 0, а на –Q – лог. 1. Если теперь на вход R триггера поступит лог. 1, то выходные сигналы не изменятся. И наконец если изменить уровень сигнала на входе S с высокого на низкий уровень, то на выходе триггера Q будет лог. 1, а на –Q – лог. 0. Таким образом, для данной триггерной ячейки можно составить таблицу истинности.

Таблица истинности триггерной ячейки (RS триггер).

Входы Выходы
R S Q -Q
0 0 Не определено
0 1 0 1
1 1 Без изменений
1 0 1 0

Схемы с такой таблицей истинности называются RS триггерами. RS триггеры служат основой для многих динамических устройств: делители частоты, счётчики, регистры. Кроме вышеописанного RS триггера существует ещё несколько типов триггеров, которые отличаются методом управления, входными и выходными сигналами. Все современные триггеры объединены в серии цифровых микросхем:

  • RS триггеры – самый простой и редко используемый триггер, имеет обозначение ТР;
  • JK триггер – имеет сложное управление, обозначение ТВ;
  • D триггер – самый распространённый и имеет сложность среднюю, обозначение ТМ;

RS триггеры

Рассмотрим принцип работы RS триггера возьмём микросхему К555ТР2.

Обозначение RS триггера К555ТР2

Данная микросхема имеет 4 RS триггера, два из которых имеют по одному R входу и одному S входу, а два других – по одному R входу и по два S входа, объединенных по функции И. Все 4 RS триггера данной микросхемы имеют по одному прямому выходу. Принцип работы данных триггеров не отличатся от триггерной ячейки описанной выше. Импульс с низким уровнем на входе триггера R приводит состояние выхода к низкому уровню, а импульс с низким логическим уровнем на входе триггера S – состояние выхода в высоком логическом уровне. В случае появления одновременных сигналов на входах триггера переводит его выход в состояние лог. 1, а после окончания импульсов в одно из устойчивых состояний.

JK триггер

Микросхема типа К555ТВ9, является представителем семейства JK триггеров, который имеет следующий принцип работы.

Обозначение JK триггера К555ТВ9.

Микросхема К555ТВ9 содержит два JK триггера. Триггеры данного типа сложнее по устройству и по управлению по сравнению с RS триггером. В дополнение к стандартным входам R и S, которые работают аналогично с RS триггером, в JK триггере имеются информационные входа J и K, а также вход синхронизации С.

Таблица истинности JK триггера.

Входы Выходы
-S -R C J K Q -Q
0 1 Х Х Х 1 0
1 0 Х Х Х 0 1
0 0 Х Х Х Не определено
1 1 1→0 1 0 1 0
1 1 1→0 0 1 0 1
1 1 1→0 0 0 Не изменяется
1 1 1→0 1 1 Меняется на
противоположное
1 1 1 Х Х Не изменяется
1 1 0 Х Х Не изменяется
1 1 0→1 Х Х Не изменяется

Принцип работы JK триггера следующий. Вход R триггера служит для перевода прямого выхода в лог.1, а вход S триггера – в состояние лог.0. Вход С (англ. Clock – часы)служит для тактирования JK триггера, то есть все изменения выходов происходят только когда на входе С сигнал изменяется с высокого уровня на низкий. Информационные входа J (англ. Jump – прыжок) и К (англ. Kill – убить) работают следующим образом: если на J лог.1 и на К лог.0, то по импульсу со входа С на Q будет лог.1 и на –Q будет лог.0. Для изменения уровня сигнала на выходах на противоположные необходимо на J подать лог.0, а на К лог.1, тогда по импульсу на входе С состояние выходов измениться.

D триггер

D триггер является самым используемым, а по управлению он занимает промежуточное положение между RS триггером и JK триггером. Представителем D триггеров является микросхема К555ТМ2.

Обозначение D триггера микросхемы К555ТМ2

В составе данной микросхемы содержится два D триггера, которые имеют два входа сброса и установки R и C, информационный вход D (англ. Dalay – задержка) триггера и один тактируемый вход С триггера, а также два выхода: прямой Q и инверсный –Q. Как и все триггеры, у которых имеется тактируемый вход С, принцип работы D триггера основан на переключении уровней напряжений на выходе триггера только стробированием по входу С. Таким образом можно составить таблицу истинности D триггера.

Таблица истинности D триггера

Входы Выходы
-S -R C D Q -Q
0 1 X X 1 0
1 0 X X 0 1
0 0 X X Не определено
1 1 0→1 0 0 1
1 1 0→1 1 1 0
1 1 0 Х Не меняется
1 1 1 Х Не меняется
1 1 1→0 Х Не меняется

D триггер является наиболее универсальным потому, что данным триггером можно заменить все остальные RS триггеры и JK триггеры. Для замены RS триггера необходимо просто не использовать входы D и C входы D триггера, а относительно JK триггера, то для большинства схем одной пары входов вполне достаточно. Ниже приведены схемы замены триггеров

Схема замены D триггером: RS триггера (слева) и JK триггера в счётном режиме (справа).

Теория это хорошо, но без практического применения это просто слова.Здесь можно всё сделать своими руками.

Схемотехника КМОП триггеров заказных БИС — Компоненты и технологии

Триггеры в ИС образуют большой класс элементов памяти (ЭП). В отечественных учебниках по микроэлектронике [1, 2] в основном представлены триггеры для биполярной технологии. В данной статье рассмотрены основные схемотехнические особенности построения КМОП-триггеров, широко используемые при проектировании современных ИС.

Схемотехника однотактных КМОП-триггеров БИС

Триггеры — это устройства, имеющие два устойчивых состояния, которые устанавливаются при подаче соответствующей комбинации сигналов на управляющие входы и сохраняются в течение заданного времени после окончания их действия. Базовым элементом является D-триггер и его разновидности, остальные виды триггеров, например JK, строятся на основе традиционных методов объединения логических вентилей.

Для построения вентилей в КМОП-схемах в основном используются три вида схемотехники: статическая, cинхронизируемая динамическая и проходная.

В зависимости от типов компонент запоминания, используемых в триггерах, они разделяются на статические, динамические и совмещенные — статико-динамические. Если состояние триггера зависит от поступления синхронизирующего сигнала, то такой триггер относят к синхронным. В асинхронных триггерах переключение происходит при поступлении на управляющие входы соответствующей комбинации входных сигналов. В БИС наибольшее распространение получили синхронные триггеры.

В статических ЭП занесенная информация может сохраняться сколь угодно долго. Основой статического ЭП является бистабильная ячейка, образованная перекрестным объединением инвертирующих логических элементов. Динамические ЭП содержат один логический элемент и дополнительный компонент запоминания по принципу накопления заряда со схемами записи.

Триггеры, синхронизируемые уровнем сигнала, могут изменять свое состояние в течение действия синхронизирующего импульса C при поступлении информационных сигналов на вход D. В момент паузы при изменении уровня синхронизирующего сигнала C их состояние не зависит от уровней входных сигналов. Обозначение триггера показано на рис. 1а, а временнбя диаграмма его работы показана на рис. 1б. Такие триггеры в зарубежной литературе называют «защелка» (latch), в отечественной — однотактный D-триггер или D-триггер, тактируемый уровнем синхросигнала.

Рис. 1. а) Обозначение D-триггера; б) временные диаграммы работы триггера, тактируемого уровнем сигнала

D-триггер, синхронизируемый уровнем синхросигнала в КМОП-схемах, строится на основе мультиплексора (MUX) и бистабильной ячейки памяти (рис. 2а). Мультиплексор представляет собой связку проходных ключей, построенных параллельным соединением p— и n-канальных МОП-транзисторов (рис. 2б, в).

Рис. 2. Одноступенчатый D-триггер: а) вентильная реализация одноступенчатого D-триггера; б) обозначение мультиплексора на логическом уровне; в) мультиплексор на проходных ключах

D-триггеры, синхронизируемые фронтом сигнала, изменяют свое состояние при поступлении на синхровход соответствующего фронта синхросигнала — положительного либо отрицательного (рис. 3а). При статических уровнях синхросигнала состояние триггера сохраняется независимо от уровней входных сигналов. Временнбя диаграмма работы такого триггера показана на рис. 3в. Такие триггеры в отечественной литературе называют двухтактными или фронтовыми. Об этом говорят две буквы «ТТ» на условном графическом изображении (УГО). Обозначение двухтактного триггера, принятое в зарубежной литературе, показано на рис. 3б. Треугольник на УГО показывает, что триггер тактируется передним фронтом синхроимпульса.

В КМОП БИС используют ЭП на основе как простейших бистабильных ячеек, так и более сложных триггеров D-типа. Основным типом ЭП является синхронный D-триггер, тактируемый уровнем синхросигнала. Построение триггеров на основе одних лишь логических элементов 2И-НЕ в КМОП БИС малоэффективно из-за большого числа компонентов и большой площади, занимаемой на кристалле. Поэтому для использования в БИС высокой сложности используются усовершенствованные варианты электрических схем D-триггеров, тактируемых уровнем сигнала.

D-триггеры на основе двунаправленных проходных ключей

D-триггеры на основе проходных ключей наиболее распространены и полно описаны в первых отечественных справочниках по цифровым ИС, например: Шило В. Л. Популярные цифровые микросхемы. Широко использовались при разработке отечественной серии К1868 4/8-разрядных микро-ЭВМ, применяются в отечественных КМОП БМК. Для реализации таких триггеров по КМОП-технологии достаточно использования одноуровневой металлизации.

Схема D-триггера, тактируемого уровнем синхросигнала на основе двух коммутируемых двунаправленных проходных ключей (первый, входной, на транзисторах VT1, VT2; второй, обратной связи, на транзисторах VT3, VT4), показана на рис. 4а. Транзисторы VT1-VT4 образуют мультиплексор, инверторы D1 и D2 — бистабильную ячейку.

Рис. 4. D-триггер, тактируемый уровнем синхросигнала, на основе двух коммутируемых проходных ключей: а) двухфазное тактирование; б) однофазное тактирование

Преимущество проходного ключа на комплементарных транзисторах заключается в том, что ключ управляется сигналами противоположной полярности, поэтому импульсы помех могут взаимно компенсироваться. Следовательно, триггеры на таких ключах обладают высокой помехоустойчивостью. Проходные ключи входят в состав ИС серии К590, К591, К176, К561 и др.

Для тактирования используется двухфазная синхронизация C, NC. Допустим, что на вход C подан высокий уровень сигнала, на вход NC — низкий. Тогда входной ключ открыт и передает сигнал со входа D через инвертор D1 на выход Q – в инверсной форме, далее через инвертор D2 поступает на выход Q в прямой форме. При этом ключ обратной связи закрыт и отключает инвертор D2 от узла A и тем самым разрывает обратную связь в бистабильной ячейке D1 и D2. D-триггер находится в режиме передачи сигнала.

При изменении фазы синхросигналов C, NC на противоположную входной ключ закрывается и изолирует узел A от входа D. На паразитной емкости узла A сохраняется последнее значение уровня сигнала входа D. Одновременно открывается ключ обратной связи, и инверторы D1 и D2 образуют бистабильную статическую ячейку, в которой запоминается уровень сигнала узла A. Триггер переходит в режим хранения сигнала. Возможно упрощение схемы D-триггера путем исключения ключа обратной связи.

На рис. 4б представлен D-триггер, тактируемый уровнем на проходных ключах (вариант). По принципу работы схема аналогична приведенной на рис. 4а. Она представлена в виде, удобном для топологической реализации на кристалле. Геометрические размеры всех p-МОП-транзисторов берутся равными: длина канала (L) — 5 мкм; ширина канала (W)— 12 мкм. Для n-МОП-транзисторов: L = 5 мкм; W = 8 мкм.

D-триггеры на основе динамических ключей

D-триггеры на основе динамических ключей аиболее полно описаны в монографии [3]. Широко используются в современных быстродействующих КМОП ИС по субмикронной технологии. Схема D-триггера на основе двух синхронизируемых динамических ключей-инверторов (первый, входной, на транзисторах VT1-VT4, второй, обратной связи, на транзисторах VT5-VT8), с использованием двухфазной синхронизации C, NC, показана на рис. 5а.

Рис. 5. D-триггер на основе динамических ключей: а) базовый вариант; б) реализация триггера в схемотехническом редакторе Sedit САПР Tanner EDA; в) формирователь фаз; г) условное графическое обозначение

Допустим, на вход С подан высокий уровень сигнала, на вход NC — низкий. При этом транзисторы VT2, VT3 открыты, первый ключ функционирует как обычный инвертор, и входной сигнал со входа D передается через узел A и логический элемент D1 на выход Q в прямой форме. В этом режиме транзисторы VT6, VT7 закрыты и изолируют транзисторы VT5, VT8 ключа обратной связи от узла A. При изменении фазы синхросигналов (С — на низкий, NC — на высокий) транзисторы VT2, VT3 закрываются и отключают входной ключ от входа D, а в узле А на паразитной емкости сохраняется последний уровень сигнала. При этом транзисторы VT6, VT7 включаются, и ключ обратной связи вместе с логическим элементом D1 образуют бистабильную статическую ячейку, в которой запоминается уровень сигнала в узле А, и D-триггер переходит в режим хранения.

На рис. 5б представлена реализация триггера в схемотехническом редакторе Sedit САПР Tanner EDA. Из технической документации на топологический редактор LEdit САПР Tanner EDA следует, что динамически синхронизируемые ключи-инверторы используются в топологических библиотеках фирмы Orbit Semiconductor для реализации КМОП ИС по 2 мкм-проектным нормам с n-карманом с 2-уровневой металлизацией и фирмы Hewllet Packard для реализации КМОП ИС с 0.5 мкм-проектными нормами с 3-уровневой металлизацией.

Активным уровнем синхросигнала GB, передаваемого по тактовой синхролинии, является низкий уровень, поэтому в триггер введен формирователь фаз (рис. 5в), а синхровход на условном графическом обозначении рис. 5г помечен на входе инвертирующим кружком. Рис. 5г следует читать так: выходные сигналы триггера меняются по низкому уровню синхросигнала GB на входе.

С целью сокращения компонентов в схеме в качестве инвертора обратной связи возможно применение статического инвертора (транзисторы VT5, VT6 (рис. 6)).

Рис. 6. D-триггер на основе динамических ключей (с использованием одного статического инвертора)

Однако в такой схеме для переключения из состояния низкого уровня в состояние высокого уровня (на выходе D-триггера) необходимо, чтобы транзисторы VT1, VT2 были способны переключить ток, отдаваемый включенным транзистором VT6, и наоборот, для этого транзисторы VT1-VT4 имеют размеры больше, чем у VT5, VT6.

На рис. 7 показан D-триггер на основе динамических ключей с асинхронным входом очистки Clb. Для организации асинхронного сброса (сигнал Clb, активным является сигнал низкого уровня) в базовый вариант введен логический элемент 2И-НЕ. Наличие логического нуля на входе Clb независимо от уровня сигнала на другом входе даст логическую единицу на выходе QB, а ее инверсия будет получена на выходе Q (инвертор на транзисторах T11, T14) независимо от уровня синхросигнала на затворах транзисторов T12, T13, то есть триггер «сбросится» асинхронно. Введение в схему асинхронного сброса потребовало дополнительный инвертор на входе информационного сигнала Data. Из этого триггера достаточно просто сделать триггер с асинхронным входом установки (Preset, Set). Нужно лишь заменить QB на Q, а Q на QB и отказаться от дополнительного инвертора на входе Data.

Рис. 7. D-триггер на основе динамических ключей с асинхронным входом очистки (сброса) Clb

Схемотехника двухтактных КМОП триггеров БИС

В микропроцессорных БИС, тактируемых фронтом, наиболее употребляемой структурой ЭП является MS (master/slave — ведущий/ведомый). Она предполагает последовательное соединение двух D-триггеров, тактируемых уровнем синхросигнала. В дальнейшем эти триггеры будем называть двухтактными. Фаза тактирования первого триггера (ведущего M) противоположна фазе тактирования второго (ведомого S).

На рис. 13 приведена схема D-триггера, тактируемого срезом синхросигнала. На рис. 14 приведена электрическая схема двухтактного D-триггера (разряд счетчика без занесения данных), включенного по схеме счетного T-триггера, используемого, например, в двоичных четырехразрядных счетчиках. Для данного триггера предусмотрен вспомогательный асинхронный вход Reset (активным является сигнал высокого уровня), предназначенный для сброса триггера в состояние логического нуля. Логическая единица на входе Reset сформирует на выходе логического элемента 2ИЛИ-НЕ независимо от уровня сигнала на другом входе логический ноль.

Рис. 13. Статический D-триггер, тактируемый фронтом (срезом) синхросигнала: а) электрическая схема; б) схема подключения; в) графическое обозначение

Рис. 14. Электрическая схема статического двухтактного D-триггера с асинхронным входом Reset, включенного по схеме счетного T-триггера

Литература

  1. Прянишников В. А. Электроника: Полный курс лекций: Учебник для вузов. СПб. 2003.
  2. Основы микроэлектроники: Учебное пособие для вузов / Н. А. Аваев, Ю. Е. Наумов, В. Т. Фролкин. М.: Радио и связь. 1991.
  3. Емельянов В.А. Быстродействующие цифровые КМОП БИС. Минск: Полифакт. 1998.

назначение, принцип работы. Схемотехническая реализация и принцип работы rs-триггера, синхронного rs-триггера, d-триггера.

17) Триггерные устройства: назначение, принцип работы. Схемотехническая реализация и принцип работы jk-триггера и синхронного rs-триггера.

триггеры-это
логические устройства с памятью.

Основные
типы триггеров в интегральном исполнении
носят следующие названия: D-триггеры,
Т-триггеры, RS-триггеры и JK-триггеры.

Тактовый
вход обозначается буквой С. Динамические
входы, т. е. такие входы, которые оказывают
воздействие на триггер только в момент
перепада на них потенциала.

RS-триггер. 
При S=1 и R=0 на выходах триггера появляются
сигналы: на прямом выходе Q=1, на инверсном
Q=0. При S=0 и R=1 выходные сигналы триггера
принимают противоположные состояния
(Q=0, Q=1). Этот триггер не имеет тактового
входа.

Обратите
внимание, что простейший триггер при
S=1 и R=0 устанавливается в состояние
логического нуля (и наоборот). Здесь Q –
состояние выхода до установки входных
сигналов (режим хранения).При одновременном
поступлении сигнала 1 или 0 на входы R и
S выходные сигналы триггера не определены,
поэтому в устройствах на основе
RS-триггера необходимо исключать такие
режимы (запрещенное состояние). 

D-триггер. или
триггер задержки (от английского
delay-задержка), при разрешающем сигнале
на тактовом входе устанавливается в
состояние, соответствующее потенциалу
на входе D. Если обозначать выходной
сигнал триггера буквой Q, то для D-тригтера
можно написать следующее равенство:
Qn=Dn-1.
Индексы n и n-1 указывают
на то, что выходной сигнал Q изменяется
не сразу после изменения входного
сигнала D, а только с приходом разрешающего
тактового сигнала. Если вход D замкнуть
с инверсным выходом, то останется только
один вход С. При подаче на вход С импульсов
триггер переключается в противоположное
состояние. Таким образом, триггер
осуществляет деление частоты входных
импульсов на 2. В таком режиме D-триггер
работает счетным или Т-триггером.

Т-триггер, или
счетный триггер, срабатывает только по
соответствующему фронту на тактовом
входе, т. е.

Т-триггеры
бывают только тактируемые фронтом.
Кроме тактового входа, Т-триггер может
иметь один управляющий вход — Т-вход.
Сигнал на этом входе разрешает (если
Т=1) или запрещает (если Т=0) срабатывание
триггера от фронтов импульсов, приходящих
на тактовый вход. Для такого триггера
Qn=
(QT+QT)n-1.
Из этого уравнения следует, что при Т=1
соответствующий фронт сигнала на
тактовом входе переводит триггер в
противоположное состояние (из нуля в
единицу и наоборот). Частота изменения
потенциала на выходе Т-триггера в два
раза меньше частоты импульсов на его
тактовом входе (при Т=1). Это свойство
Т-триггеров позволяет строить на их
основе двоичные счетчики. Поэтому эти
триггеры и называются счетными. Если в
Т-триггере отсутствует управляющий
вход, то он срабатывает на каждый
соответствующий перепад на тактовом
входе, т. е. ведет себя как Т-триггер с
управляющим входом при Т=1.

.JK-триггер имеет
также два управляющих входа J и K. Подобно
RS-триггеру, в JK-триггере J и K-это входы
установки триггера в единицу и нуль. В
отличие от RS-триггера в JK-триггере
наличие двух единичных управляющих
сигналов (J=K=1) приводит к переходу
триггера в противоположное состояние,
т. е. в данном случае JK-триггер работает
как T-триггер. JK-триггеры тактируются
только перепадом потенциала на тактовом
входе. Находят применение также
JK-триггеры, которые изменяют свои
состояния под воздействием перепадов
сигналов на входах J и K. Уравнение для
JK-триггера выглядит следующим образом:
Qn=(
JQ + KQ
)n-1.Напоминаем,
что переклю-чение происходит только
при поступлении тактового импульса на
вход C.

Триггеры Асинхронный RS-триггер T- триггеры Синхронный RS т…

Сразу хочу сказать, что здесь никакой воды про триггер, и только нужная информация. Для того чтобы лучше понимать что такое
триггер, асинхронный rs-триггер, t-триггеры, синхронный rs триггер, d-триггер, jk-триггер , настоятельно рекомендую прочитать все из категории Электроника, Микроэлектроника , Элементная база


триггер ы

Основные понятия
Триггер — электронное устройство, которое может сохранять одно из двух возможных состояний.

Входы триггера подразделяются на:

установочные — для установки начального состояния триггера;

информационные — для ввода информации;

исполнительные — для задания момента срабатывания триггера.

Триггеры запускаются по фронту или по срезу

Обозначения воздействия исполнительного импульса


асинхронный rs-триггер

S — set – установка в «1» Обозначение
R – reset – сброс в «0»
RS – триггер асинхронный, т. е . Об этом говорит сайт https://intellect.icu . переход из одного состояния в другое не связано с тактовыми сигналами.

Таблица истинности RS-триггера

Временные диаграммы асинхронного RS-триггера


синхронный rs триггер

Обозначение

Предварительно на Q=«1», изменение на «0» возможно, когда наR и C «1», если надо на Q=1, то S=1 и C=1 и т.д.

Временные диаграммы

 


d-триггер

D-триггер – (триггер задержки данных delay ) — синхронный триггер, выходное состояние которого совпадает с сигналом на его информационном входе (D-входе), которое тот имел на предыдущем такте импульсов синхронизации
Условное обозначение и Таблица истинности срабатывания триггера по фронту

Временные диаграммы

D-триггер задерживает на 1 такт информацию, существующую на входе D.
На D – триггерах могут быть построены регистры , чтобы заполнить 8-ми разрядное слово надо 8 D-триггеров.
Информация в D-триггерах хранится до тех пор, пока не придет разрешение на смену информации и тогда запишется другое число

 

T- триггеры

Счетный триггер (Т-триггер) изменяет свое состояние всякий раз при наличии активного уровня сигнала на его единственном информационном входе Т.

Обозначение

Т-триггер – делитель частоты на 2.

Временные диаграммы

Таблица истинности

 


jk-триггер (универсальный)

Обозначение Таблица истинности

Временные диаграммы

Если соединить J и k, то получаем Т-триггер. Т-триггер, при С=1

D-триггер на JK-триггере

А как ты думаешь, при улучшении триггер, будет лучше нам? Надеюсь, что теперь ты понял что такое триггер, асинхронный rs-триггер, t-триггеры, синхронный rs триггер, d-триггер, jk-триггер
и для чего все это нужно, а если не понял, или есть замечания,
то нестесняся пиши или спрашивай в комментариях, с удовольствием отвечу. Для того чтобы глубже понять настоятелно рекомендую изучить комплексно всю информацию в категории
Электроника, Микроэлектроника , Элементная база

Методические указания к практической работе «Моделирование и исследование логики работы триггеров и регистров.»


Практическая работа №7


Тема работы: Моделирование и исследование логики работы триггеров и регистров.


Цель работы: ознакомление с принципом работы триггеров и регистров, получение практических навыков в построении и контроле работоспособности триггеров и регистров, а также исследование логики работы триггеров и регистров в различных режимах методом моделирования с использованием программы Electronics Workbench.


 


Теоретическая часть


 Общие сведения об элементах памяти бортовых цифровых вычислительных устройств


       Для построения цифровых устройств кроме логических элементов требуются элементы памяти, предназначенные для хранения двоичных кодов в течение требуемого времени.


     


 


 


 


 


 


 


 


 


        В качестве статического элемента памяти используются бистабильные ячейки (БЯ), имеющие два устойчивых состояния. Бистабильные ячейки могут быть построены на двух логических элементах И-НЕ или ИЛИ-НЕ, соединенных перекрёстными связями (см. рисунок 1). 


 


 


 


 


 


 


 


 


 


 


         В качестве элементов памяти используются так называемые триггеры. Триггер — это цифровая электронная схема с двумя устойчивыми состояниями, которые устанавливаются при подаче соответствующей комбинации входных сигналов и сохраняются после снятия этих сигналов. Структурная схема триггера показана на рисунке 2. Триггер имеет несколько входов и два выхода —  прямой и инверсный              .    Сигналы на выходах триггера всегда имеют различные значения. Если на прямом выходе сигнал равен 1, то на инверсном — 0 и наоборот. Состояние триггера определяется значением сигнала на прямом выходе (Q).  Если сигнал на прямом выходе равен 1, то триггер находится в состоянии 1.


      Триггеры могут быть синхронными или асинхронными. Если изменения сигнала Q происходит только при наличии специального сигнала С, являющегося сигналом синхронизации, то такой триггер называется синхронным триггером. Синхронизация триггера может происходить либо по уровню сигнала, либо по фронту сигнала (переднему или заднему).


     Асинхронный триггер не имеет входа синхронизации, поэтому переключение триггера происходит только при поступлении на вход информационных входных сигналов X.


     Логика переключения триггера из одного состояния в другое зависит от количества и назначения входов.    Наиболее часто используются в цифровой технике следующие типы триггеров: RS-триггеры, JK-триггеры, D-триггеры и T-триггеры. Буквами R, S, J, K, D и T обозначаются информационные   входы триггеров (Х).


 


Асинхронные и синхронные триггеры разных типов


Асинхронные RS-триггеры


     Асинхронный RS-триггер имеет два информационных входа — R и S. Вход S используется для установки триггера в состояние 1, а вход R — для установки в состояние 0.


     Работа триггера описывается таблицей переходов, которая имеет вид таблицы 1.      


Таблица 1








Входы


Состояния


R


S


 Q(0)


Q(1)


0


0


0


1


0


1


1


1


1


0


0


0


1


1


Не определено


        Из таблицы 1 может быть получено уравнение переходов триггера. После минимизации (например, с использованием карт Карно) уравнение переходов примет вид:


 


 


 


 


 


 


 


 


 


 


 


 


 


 


 


      Из   уравнения следует, что при S=1, R=0 всегда Qt+1=1, при S=0, R=1 всегда Qt+1=0, а при S=0, R=0 Qt+1=Qt.  Комбинация сигналов S=1, R=1 является запрещенной, так состояние триггера не определено.  


      Для построения триггера на элементах И-НЕ уравнение необходимо преобразовать (двойным инвертированием) к другому виду:


 


Для построения триггера на элементах ИЛИ-НЕ уравнение имеет вид:


 


      Функциональные схемы асинхронных RS-триггеров, построенные на элементах ИЛИ-НЕ (слева) и И-НЕ (справа), и их условные графические обозначения (УГО) показаны на рисунке 3.


        Как видно из рисунка 3, асинхронный RS-триггер представляет собой бистабильную ячейку, построенную на элементах И-НЕ или ИЛИ-НЕ.  


       При построении RS-триггера на элементах И-НЕ действующими установочными сигналами являются инверсные значения информационных сигналов R и S.


 


 


 


Синхронные RS-триггеры    


       Синхронный триггер дополнительно имеет вход синхронизации C, на который поступает синхросигнал. Информационные сигналы R и S воздействуют на состояние триггера только при значении синхросигнала С=1.


     Таблица переходов синхронного RS-триггера состоит из двух частей. Первая часть таблицы описывает переходы триггера при С=1 и совпадает с таблицей переходов асинхронного триггера (см. таблицу 1), а вторая – при С=0.


     При С=0 триггер не меняет своего состояния при любой комбинации сигналов на информационных входах R и S. В этом случае всегда Qt+1= Qt.


      Уравнение синхронного RS-триггера имеет вид:


 


 


 


 


 


 


 


 


 


 


 


 


 


 


     Из уравнения следует, что при С=0  Qt+1= Qt, а при С=1                          т.е. работа  описывается уравнением асинхронного триггера. На рисунке 6.4 приведены функциональные схемы синхронных RS-триггеров, реализованных на элементах И — НЕ для уравнения 


 


 


и на элементах И-ИЛИ-НЕ для уравнения


 


 


     На рисунке 4, кроме основных входов R и S, показаны дополнительные инверсные асинхронные входы R1  и  S1.


Двухтактные RS-триггеры


      Триггеры в ЭВМ используются в различных узлах, между которыми   осуществляется передача информации. Устойчивая работа цепочки триггеров возможна только в том случае, если запись новой информации в триггер осуществляется после считывания ранее записанной информации и передачи её в следующий по цепочке триггер. Это возможно при использовании двух серий синхроимпульсов, сдвинутых относительно друг друга на 180о. Такой принцип управления и синхронизации применяется в двухтактных триггерах. 


       Простейшая схема двухтактного RS-триггера может быть построена на двух однотактных триггерах, причём синхроимпульсы на входы С первого и второго триггеров должны подаваться в противофазе. Это делается с помощью инвертора (см. рисунок 5).


 


        При поступлении на вход первого однотактного триггера импульса С=1   информация на входах R и S устанавливает триггер в соответствующее новое состояние Qt+1, а второй однотактный триггер хранит информацию о предыдущем   состоянии Qt, так как на его входе С сигнал равен нулю. По окончании действия синхроимпульса, т.е. при С=0, первый триггер переходит в режим хранения, а информация Qt+1, записанная в первом триггере, передается во второй, так как на его входе С сигнал становится равным единице. В результате к началу следующего такта на выходе двухтактного RS-триггера появится сигнал, определяемый состоянием Qt+1 первого триггера. В таком триггере выходной сигнал формируется по заднему фронту синхроимпульса.


Двухтактный синхронный RS-триггер может быть использован для построения   других типов триггеров, таких как D-, T-  и JK-триггеров.


     Для установки RS-триггера в 0 или 1 независимо от присутствия сигнала на входе С в схему вводят прямые или инверсные входы R и S асинхронной установки, как показано на рисунке 6


 


 


 


        


.


 


 


 


 


 


 


 


 


 


 


 


Асинхронный и синхронный D-триггеры


     В вычислительной технике широко применяется D-триггер, который реализует функцию временной задержки входного сигнала. D-триггер имеет один информационный вход. Логика работы асинхронного D -триггера описывается таблицей переходов, которая имеет вид таблицы 2.


По таблице 2 может быть записано уравнение переходов D-триггера:


Qt+1 = Dt,


где:  t — текущий момент времени; t+1 — последующий  момент времени.


        Таблица 2






Вход


Состояния


D


 Q(0)


 Q(1)


0


0


0


1


1


1


      Как видно из уравнения, в асинхронном D-триггере состояние (выходной сигнал) Qt+1повторяет значение входного сигнала Dt. Поэтому асинхронный D-триггер по существу является не элементом памяти, а элементом задержки, и рассматривается только как основа для построения синхронного D-триггера.


       Функциональная схема и УГО асинхронного D-триггера, построенного на основе асинхронного RS-триггера, показаны на рисунке 7. 


 


 


 


 


 


 


 


 


 


         Для построения счётчиков, регистров и других цифровых схем используются   синхронные D-триггеры как однотактные, так и двухтактные. Логика работы синхронного D-триггера описывается таблицей переходов, которая имеет вид таблицы 3.








Входы


Состояния


C


D


Q(0)


Q(1)


1


0


0


0


1


1


1


1


0


0


0


1


0


1


0


1


Таблица 3


       Уравнение переходов синхронного триггера, записанное по таблице 6.3, имеет следующий вид:                                


 


     В соответствии с уравнением синхронный D-триггер при С=0 сохраняет свое состояние, а при С=1 работает как асинхронный.


      Функциональная схема синхронного D-триггера на элементах ИЛИ-НЕ приведена на рисунке 8.     


     


 


 


 


 


 


 


 


 


 


 


 


 


 


 


     Функциональная схема двухтактного D-триггера, построенного на основе двухтактного RS- триггера, приведена на рисунке 9.


 


Асинхронный и синхронный T-триггеры


        Т-триггер имеет один информационный вход. Логика работы асинхронного Т-триггера может быть описана таблицей переходов, которая имеет вид таблицы 4.


  Таблица 4






Вход


Состояния


Т


 Q(0)


Q(1)


0


0


1


1


1


0


По таблице 4 может быть получено следующее уравнение асинхронного Т-триггера:                                                 


                                            


Как видно из таблицы 4 и уравнения триггера, при Т=1 асинхронный Т-триггер меняет свое состояние на противоположное, а при Т=0 состояние триггера не изменяется.


      Так как Т-триггер суммирует (или подсчитывает) по модулю два количество единиц, поступающих на его информационный вход, то Т-триггер называют также триггером со счетным входом.


       Логика работы синхронного Т-триггера описывается таблицей переходов, которая имеет вид таблицы 5.








Входы


Состояния


C


Т


 Q(0)


Q(1)


0


0


0


1


0


1


0


1


1


0


0


1


1


1


1


0


Таблица 5


     Из таблицы 5 видно, что при С=0 триггер не изменяет своего состояния, а при С=1 работает как асинхронный Т-триггер.


     Функциональная   схема Т-триггера может быть построена на основе синхронного RS-триггера (однотактного или двухтактного).


        Схема асинхронного Т-триггера приведена на рисунке 10, а синхронного Т-триггера — на рисунке 11. Обе схемы построены на основе синхронного двухтактного RS-триггера. Аналогичные схемы можно строить на основе однотактного RS-триггера. В двухтактных асинхронных Т-триггерах выходной сигнал формируется по заднему фронту входного сигнала Т, а в однотактных — по переднему фронту. В двухтактных синхронных Т-триггерах выходной сигнал формируется по заднему фронту сигнала С. 


        Схему асинхронного Т-триггера, в свою очередь, можно получить из D-триггера простой коммутацией входов и выходов (см. рисунок 12).


 


 


 


 


 


 


JK-триггер


   JK-триггер называется также универсальным триггером. Универсальность схемы JK-триггера состоит в том, что простой коммутацией входов и выходов можно получать схемы других типов триггеров.


  JK-триггер имеет два информационных входа. Вход J используется для установки триггера в состояние 1, а вход К -для установки в состояние 0, т.е. входы J и К аналогичны входам R и S RS-триггера. Отличие заключается в том, что на входы J и К могут одновременно поступать сигналы 1. В этом случае JК- триггер изменяет свое состояние на противоположное.


     Таблица переходов JK-триггера при С=1 имеет вид таблицы 6.


 Таблица 6








Входы


Состояния


J


K


Q(0)


Q(1)


0


0


0


1


0


1


0


0


1


0


1


1


1


1


1


0


      Из таблицы 6 можно получить следующее уравнение JK-триггера:



 


Следовательно, при J=1, K=0 всегда Qt+1=1, а при J=0, K=1 всегда Qt+1=0, т.е. JK-триггер работает как RS-триггер, если рассматривать входы J и K как входы S и R.


 


 


 


 


 


 


 В свою очередь, при J=1, K=1   _Qt+1=Qt, т.е. триггер переходит в противоположное состояние (работает как Т-триггер).    


   Функциональная схема двухтактного JK-триггера и УГО триггера показаны на рисунке 13. Примеры получения других типов триггеров на основе JK-триггера представлены на рисунок 14.


 


 


 


 


 


 


 


       JK-триггер, кроме основных информационных входов и входа синхронизации, может иметь также дополнительные информационные входы, например, дополнительные инверсные асинхронные входы R и S, которые используются для установки триггера в 0 или 1 независимо от значения сигнала на входе синхронизации.  Кроме того, триггер может иметь несколько входов J или K, объединенных по схеме И. 


 


 


Регистры.


Наиболее распространенным узлом цифровой техники и устройств автоматики являются регистры. Регистры строятся на базе синхронных одно- и двухступенчатых RS и D-триггеров. Регистры могут быть реализованы также на базе JK-триггеров.


Регистры с параллельным приемом и выдачей информации служат для хранения информации и называются регистрами памяти или хранения. Запись новой информации в регистр осуществляется после установки на входах D0 … Dm новой цифровой комбинации при поступлении синхроимпульса С. Количество разрядов записываемой цифровой информации определяется разрядностью регистра, которая, в свою очередь, определяется количеством триггеров, образующих этот регистр. Регистры памяти могут быть реализованы на D-триггерах, если информация поступает на входы регистра в виде однофазных сигналов и на RS-триггерах, если информация поступает в виде парафазных сигналов. В некоторых случаях регистры могут иметь вход для установки выходов в состояние “0”. Этот асинхронный вход называют входом R “сброса” триггеров регистра. На рис. 15 приведены схемы четырехразрядных регистров памяти на D- и RS-триггерах, синхронизируемых уровнем и фронтом синхроимпульсов (обычно четыре триггера объединены в одном корпусе ИМС). На рисунке 15 показаны регистры хранения на D-триггерах, синхронизируемых фронтом (а) и на RS-триггерах, синхронизируемых фронтом (б). На рисунке 15, в показано УГО регистра.


 


Рисунок 15


Регистры с последовательным приемом или выдачей информации называются сдвиговыми регистрами или регистрами сдвига. Они могут выполнять функции хранения и преобразования информации (умножение и деление чисел двоичной системы счисления, преобразование параллельного кода в последовательный и наоборот и т.д.).


На рисунке 16, а и 16,б приведены схемы четырехразрядных регистров сдвига, реализованных на D- и RS-триггерах, а временные диаграммы, поясняющие работу регистра сдвига, приведены на рисунке 17.


Рисунок 16


Рисунок 17


Порядок выполнения работы


Задание 1. Построить на элементах 2И-НЕ и 2ИЛИ-НЕ схемы асинхронных RS-


триггеров (см. рисунок 3) и исследовать логику их работы в статическом режиме. Для этого собрать схемы с использованием пробников и переключателей.


Путем моделирования работы триггеров получить таблицы переходов и сравнить их с таблицей 1. Образцы схем для моделирования приведены на рисунке 18. Исследуемые схемы и таблицы занести в отчет.


Задание 2. Построить на элементах 2И-НЕ и 2-2И-2ИЛИ-НЕ схемы синхронных RS- триггеров (см. рисунок 4) и исследовать логику их работы в статическом режиме. Образцы схем для моделирования приведены на рисунке 19 и 20. В качестве элементов 2-2И-2ИЛИ-НЕ использована микросхема 7455, в которой располагается элемент 4-4И-2ИЛИ-НЕ. Исследуемые схемы и таблицы занести в отчет.


 


Задание 3. Исследовать в статическом режиме логику работы RS-триггера, который имеется в библиотеке программы. Для этого собрать схему, показанную на рисунке 21. Получить таблицу переходов триггера и сравнить ее с таблицей 1. Исследуемую схему и таблицу занести в отчет.


Задание 4. Исследовать в статическом режиме логику работы двухтактного RS-триггера. Для этого собрать схему, показанную на рисунке 22. Получить таблицу переходов триггера и сравнить ее с таблицей 1. Исследуемую схему и таблицу занести в отчет.


 


 


 


 


 


 


 


Задание 5. Исследовать в статическом режиме логику работы асинхронного D-триггера. Для этого собрать схему, показанную на рисунке 23. Получить таблицу переходов триггера и сравнить ее с таблицей 3. Исследуемую схему и таблицу занести в отчет.


 


 


 


 


 


 


 


Задание 6. Исследовать в динамическом режиме логику работы асинхронного D-триггера. Для этого собрать схему, показанную на рисунке 24. Для визуального наблюдения работы схемы установить частоту генератора 1 Гц. Зарисовать полученную осциллограмму. Исследуемую схему и таблицу занести в отчет.


Задание 7. Собрать и исследовать в статическом режиме схему синхронного D- триггера на элементе 2И-2И-2ИЛИ-НЕ, в качестве которого использовать микросхему 7451 с 2-мя элементами 2И-2И-2ИЛИ-НЕ. Схема для исследования показана на рисунке 25. Результаты исследования занести в отчет.


Задание 8. Собрать и исследовать микросхему 7474, состоящую из 2-х синхронных D-триггеров. Схема показана на рисунке 26. Результаты исследования занести в отчет.


Задание 9. Собрать схему и исследовать работу асинхронного Т-триггера, построенного на базе синхронного D-триггера в статическом режиме. Соответствующая схема показана на рисунке 27. В качестве синхронного D-триггера использовать микросхему 7474 с дополнительными асинхронными входами установки и сброса (инверсные входы R и S). Результаты исследования занести в отчет.


                


 


 


 


 


 


 


 


 


 


 


 


 


 


 


 


 


 


 


 


 


 


 


 


 


 


 


 


 


 


Задание 10. Исследовать работу синхронного JK-триггера в динамическом режиме. Для этого собрать схему, показанную на рисунке 28. При подаче на входы J и K сигналов высокого уровня, а на вход синхронизации импульсов от генератора, триггер будет работать в режиме переключения с частотой в два раза ниже, чем частота генератора. Для визуальной индикации подключить осциллограф к выходам генератора и триггера.


 


 


 


 


 


 


 


 


 


 


 


 


 


 


 


 


 


Задание 11. Собрать схему и исследовать работу синхронного JK-триггера в статическом режиме. Соответствующая схема показана на рисунке 29. В качестве синхронного JK-триггера использовать микросхему 74112. Результаты исследования занести в отчет.


 


 


 


 


 


 


 


Задание 12*.


1) Разработать и начертить схему электрическую функциональную четырехразрядного параллельного регистра на базе D-триггеров синхронизируемых фронтом для четных вариантов или на базе RS-триггеров, синхронизируемых фронтом для нечетных вариантов.


2)  Разработать и начертить схему электрическую функциональную четырехразрядного регистра сдвига на базе на RS-триггеров, синхронизируемых фронтом, для четных вариантов или на базе D-триггеров, синхронизируемых фронтом, для нечетных вариантов.


3) Смоделировать параллельный регистр, разработанный в п. 12.1, в среде Electronics Workbench. Поочередно подать на входы D0 … D3 код, соответствующий четырем младшим разрядам двоичного числа, равного номеру вашего варианта, и код на единицу меньший с помощью соответствующих ключей. Подать синхроимпульс С с помощью генератора слов Word Generation, включив его в ручном режиме Step, и убедиться в правильной работе параллельного регистра по состоянию логических пробников на его выходах.


4) Смоделировать регистр сдвига, разработанный в п. 12.2, в среде Electronics Workbench. Для имитации работы схемы подключить ее синхровход к генератору слов Word Generation, включив его в циклическом режиме Sycle. Подать на входы D0 … D3 регистра код, соответствующий четырем младшим разрядам двоичного числа, равного номеру вашего варианта плюс три. Получить временные диаграммы входных и выходных сигналов сдвигающего регистра на экране логического анализатора Logic Analizer.


Содержание отчета


В отчет о выполненной работе включить следующие материалы:


1. тему и цель работы;


2. результаты выполнения заданий: исследуемые схемы, полученные таблицы переходов, временные диаграммы;


3. анализ полученных результатов;


4. выводы по работе.


Контрольные вопросы:


1.  Из каких логических элементов можно построить схему триггера?


2.  Чем отличаются синхронные триггеры от асинхронных триггеров?


3. Можно ли построить схему D-триггера на основе RS- триггера?


4. Как построить схему Т-триггера, если использовать схему RS- триггера и логические элементы?


5. В каких случаях таблица переходов JK-триггера совпадает с таблицей переходов RS-триггера, в каких случаях отличается?


6. Почему JK-триггер называется универсальным триггером?


7. Почему Т-триггер называется триггером со счетным входом?


8. На какое время может быть задержана установка синхронного D-триггера по отношению к сигналу на его входе?


9. На какое время может быть задержана установка в 1 асинхронного D-триггера по отношению к сигналу на его входе?


10. Чем отличается двухтактный триггер от однотактного триггера?


11. Каково назначение регистров?


12. По каким признакам классифицируют регистры?


13. Чем определяется разрядность регистров?


14. Как работает параллельный регистр?


15. Каким образом осуществить операции умножения и деления в двоичной системе счисления в реверсивном регистре?


16. Как произвести с помощью регистра преобразование последовательного кода числа в параллельный код и обратно?


17. Как обозначаются регистры на схемах электрических функциональных и принципиальных?


 


 

Вьетнамки типа D

  • Изучив этот раздел, вы сможете:
  • Понимание работы триггеров типа D и банки:
  • • Опишите типичные области применения триггеров типа D.
  • • Распознавайте стандартные обозначения схем для триггеров типа D.
  • • Распознавать триггерные интегральные схемы типа D.
  • Узнайте об альтернативных формах шлепанцев типа D.
  • • Триггеры типа D с синхронизацией по фронту.
  • • Переключить шлепанцы.
  • • Прочее.
  • Постройте временные диаграммы, поясняющие работу триггеров типа D.
  • Используйте программное обеспечение для моделирования триггеров типа D.

Рис. 5.3.1 Триггер типа D, срабатывающий по уровню

Вьетнамки типа D

Главный недостаток триггера SR (т.е.е. его неопределенный выход и недопустимые логические состояния), описанные в модуле цифровой электроники 5.2, преодолеваются триггером типа D. Этот триггер, показанный на рис. 5.3.1 вместе с его таблицей истинности и типичным условным обозначением схемы, может быть назван триггером данных из-за его способности «фиксировать» и запоминать данные, или триггером задержки. потому что фиксация и запоминание данных могут использоваться для создания задержки в прохождении этих данных по цепи. Поэтому, чтобы избежать двусмысленности в названии, его обычно называют просто типом D.Самая простая форма триггера типа D — это, по сути, высокоактивный тип SR с дополнительным инвертором, чтобы гарантировать, что входы S и R не могут быть одновременно высокими или низкими. Эта простая модификация предотвращает как неопределенные, так и недопустимые состояния триггера SR. Входы S и R теперь заменены одним входом D, и все триггеры типа D имеют вход синхронизации.

Операция.

Пока на входе тактовой частоты низкий уровень, изменения на входе D не влияют на выходы.Таблица истинности на рис. 5.3.1 показывает это как состояние «безразличие» (X). Базовый триггер типа D, показанный на рис. 5.3.1, называется триггером типа D, запускаемым по уровню, потому что то, активен ли вход D или нет, зависит от логического уровня входа часов.

При условии, что на входе CK высокий уровень (при логической 1), то какое бы логическое состояние ни было на D, появится на выходе Q и (в отличие от триггеров SR) Q всегда является инверсией Q).

На рис. 5.3.1, если D = 1, то S должно быть 1, а R должно быть 0, поэтому Q устанавливается равным 1.

или

Если D = 0, то R должно быть 1, а S должно быть 0, в результате чего Q сбрасывается на 0.

Защелка данных

Название Data Latch относится к триггеру типа D, который запускается по уровню, поскольку данные (1 или 0), появляющиеся в D, могут удерживаться или « фиксироваться » в любое время, пока вход CK находится на высоком уровне (логика 1).

Как видно из временной диаграммы, показанной на рисунке 5.3.2, если данные в D изменяются в течение этого времени, выход Q принимает тот же логический уровень, что и D.

Рис. 5.3.2 Временная диаграмма для триггера типа D, запускаемого по уровню

Сквозная пульсация

Рис. 5.3.2 также иллюстрирует возможную проблему с триггером типа D, срабатывающим по уровню; если есть изменения в данных в течение периода, когда тактовый импульс находится на своем высоком уровне, логическое состояние в Q изменяется в соответствии с D, и « запоминает » только последнее состояние входа, которое произошло во время тактового импульса (период RT в Рис. 5.3.2). Этот эффект называется «сквозной пульсацией», и хотя он позволяет использовать триггер типа D, запускаемый по уровню, в качестве переключателя данных, разрешая передачу данных только от D к Q, пока CK удерживается на логической 1, это не может быть желательным свойством во многих типах схем.

Рис. 5.3.3 Триггер типа D с запуском по фронту с установкой и сбросом

Триггер типа D с функцией Edge Triggered

К счастью, пульсации можно в значительной степени предотвратить с помощью триггера типа D, запускаемого по краю, показанного на рис. 5.3.3.

Тактовый импульс, подаваемый на триггер, сокращается до очень узкого положительного тактового импульса длительностью всего около 45 нс за счет использования логического элемента И и подачи тактового импульса непосредственно на вход ‘a’, но с задержкой его поступления на вход ‘b ‘, пропустив его через 3 инвертора.Это инвертирует импульс, а также задерживает его на три задержки распространения (около 15 нс на затвор инвертора для затворов серии 74HC). Таким образом, логический элемент И формирует логическую единицу на своем выходе только в течение 45 нс, когда оба ‘a’ и ‘b’ находятся на логической 1 после нарастающего фронта тактового импульса.

Синхронные и асинхронные входы

Дальнейшее уточнение на рис. 5.3.3 — добавление двух дополнительных входов SET и RESET, которые фактически являются исходными входами S и R базового триггера SR, активируемого низким уровнем.

Рис. 5.3.4 Триггер типа D с запуском по фронту

Обратите внимание, что теперь есть небольшая разница между активными низкими входами Set (S) и Reset (R) и входом D. Вход D СИНХРОННЫЙ, то есть его действие синхронизировано с часами, но входы S и R являются АСИНХРОННЫМИ, т.е. их действие НЕ синхронизировано с часами. Входы SET и RESET на рис. 5.3.4 являются «активными на низком уровне», что показано кружками инверсии на входах S и R, что указывает на то, что они на самом деле являются S и R.

Триггер срабатывает по положительному фронту, что показано на входе CK на рис. 5.3.4 символом клина. Клин, сопровождаемый инверсионным кругом, будет указывать на срабатывание по отрицательному (спадающему) фронту, хотя это обычно не используется на триггерах типа D.

Рис. 5.3.5 Типичные условные обозначения для триггеров с торцевым запуском типа D

Временная диаграмма

«Триггер типа D с синхронизацией по фронту с асинхронной предустановкой и возможностью сброса», хотя и разработанный на основе базового триггера SR, становится очень универсальным триггером с множеством применений.Временная диаграмма, иллюстрирующая действие устройства, запускаемого по положительному фронту, показана на рис. 5.3.5.

На положительных фронтах тактовых импульсов a и b на входе D высокий уровень, поэтому Q также высокий.

Непосредственно перед импульсом c на входе D устанавливается низкий уровень, поэтому на положительном фронте импульса c Q становится низким.

Между импульсами c и d на асинхронном входе S устанавливается низкий уровень и сразу устанавливается высокий уровень Q.

Затем триггер игнорирует импульс d, пока S имеет низкий уровень, но поскольку S возвращается в высокое состояние, а D также вернулся в свое высокое состояние до импульса e, Q остается высоким во время импульса e.

На положительном фронте импульса h остается низкий уровень входа D, сохраняя низкий уровень Q, но между импульсами h и i вход S становится низким, подавляя любое действие D и немедленно делая Q высоким.

D по-прежнему имеет высокий уровень на положительном фронте импульса f, и поскольку триггер запускается по положительному фронту, изменение логического уровня D во время импульса f игнорируется до тех пор, пока не появится положительный фронт импульса g, который сбрасывает Q на его низкий уровень.

Тактовый импульс i снова игнорируется из-за того, что S находится в активном низком состоянии, а Q остается на высоком уровне под управлением S до момента непосредственно перед импульсом j.На положительном фронте импульса j вход D восстанавливает управление, но поскольку D высокий, а Q уже высокий, выход Q не изменяется.

Наконец, непосредственно перед импульсом k, вход асинхронного сброса (R) переходит в низкий уровень и сбрасывает Q до низкого уровня (логический 0), что снова заставляет вход D игнорироваться.

Триггер типа D, запускаемый по фронту Резюме:

• При положительном фронте импульса CK Q примет тот же уровень, что и вход D, если какой-либо асинхронный вход не имеет управления.

• Логический 0 на асинхронном входе S в любой момент приведет к тому, что Q будет установлен на логическую 1 с момента, когда S перейдет в низкий уровень, до тех пор, пока первый импульс CK после S не вернется к логической 1.

• Логический 0 на асинхронном входе R приведет к сбросу Q до логического 0 с момента, когда R перейдет в низкий уровень, до тех пор, пока первый импульс CK после R не вернется к логической 1.

• Действие асинхронных входов отменяет любой эффект входа D.

• Оба асинхронных входа не должны иметь низкий уровень одновременно, так как Q и ​​Q будут иметь логическую 1.Это недопустимое состояние.

Рис. 5.3.6 Триггер ведущего ведомого типа D

Триггер ведущего ведомого устройства типа D

Еще одна версия триггера типа D показана на рис. 5.3.6, где два триггера типа D объединены в одно устройство, это триггер типа D ведущий-ведомый. Условные обозначения схемы для устройства ведущий-ведомый очень похожи на символы для триггеров с триггером, запускаемым по краю, но теперь разделены на две части пунктирной линией, как также показано на рис.3.6.

FF1 (главный триггер) — это устройство, запускаемое по положительному фронту, и инвертированная версия импульса CK подается с основного входа CK на FF2 (ведомый), также запускается по положительному фронту. Обратите внимание, что хотя входы тактовых импульсов на символах схемы предполагают, что это устройство, запускаемое по отрицательному фронту, данные фактически принимаются в FF1 на ПОЛОЖИТЕЛЬНОМ фронте импульса CK. Данные, конечно, также появляются в q1 в это время, но поскольку импульс CK инвертируется в ck2, FF2 одновременно видит спадающий фронт, поэтому игнорирует данные на d2.

После положительного фронта внешнего импульса CK, FF1 игнорирует любые дальнейшие данные в D, а на отрицательном фронте внешнего импульса CK данные, хранящиеся в q1, принимаются на вход d2 FF2, который теперь видит положительный фронт инвертированного импульса CK. Поэтому данные вводятся в D на положительном переднем (переднем) фронте CK-импульса, а затем появляются в Q на отрицательном переднем (заднем) фронте CK-импульса.

Рис. 5.3.7 Временная диаграмма для триггера ведущий-ведомый типа D

Рассматривая главный ведомый триггер как единое устройство, взаимосвязь между входом тактового сигнала (CK) и выходом Q действительно выглядит как устройство, запускаемое по отрицательному фронту, поскольку любое изменение на выходе происходит по заднему фронту тактового сигнала. пульс.Однако, как показано на рис. 5.3.7, на самом деле это не запуск по отрицательному фронту, потому что данные, появляющиеся в Q, когда тактовый импульс возвращается к логическому 0, на самом деле являются данными, которые присутствовали на входе D на RISING фронте CK. пульс. Любые дальнейшие изменения, которые могут произойти в данных на входе D во время тактового импульса, игнорируются. Триггеры типа «ведущий-ведомый» также доступны с асинхронными входами S и R, что делает их действительно очень универсальным устройством.

Переключатель-триггер

Рис.5.3.8 Тип D с запуском по фронту, преобразованный в триггер

Перекидные триггеры являются основными компонентами цифровых счетчиков, и все устройства типа D могут быть адаптированы для такого использования. Когда для подсчета используется электронный счетчик, фактически подсчитываются импульсы, появляющиеся на входе CK, которые могут быть либо регулярными импульсами, полученными от внутренних часов, либо нерегулярными импульсами, генерируемыми каким-либо внешним событием.

Когда тумблерный триггер используется в качестве одной из ступеней счетчика, его выход Q переходит в противоположное состояние (переключается) на высокий или низкий уровень на каждом тактовом импульсе.Большинство триггеров, запускаемых по фронту, можно использовать в качестве триггеров с переключением, включая тип D, который можно преобразовать в триггеры с переключателем с помощью простой модификации. Теоретически все, что необходимо для преобразования типа D, запускаемого фронтом, в тип T, — это подключить выход Q непосредственно к входу D, как показано на рис. 5.3.8. Фактический ввод теперь — СК. Эффект от этого режима работы также показан на временной диаграмме на рис. 5.3.8 с использованием триггера D-типа, запускаемого положительным фронтом.

Переключение работы триггера

Предположим, что изначально CK и Q = 0.Тогда Q и D должны быть 1. На переднем фронте импульса CK логическая 1 в D разрешается в триггер, а в конце задержки распространения триггера появляется в Q, а Q меняется на логический 0 одновременно.

Этот логический 0 теперь передается обратно в D, но важно, чтобы он не сразу принимался на вход D, иначе могут возникнуть колебания, когда D постоянно изменяется между 1 и 0. Однако из-за задержки распространения триггера, когда логический 0 из Q прибывает в D, очень короткий период срабатывания фронта завершается, и изменение данных в D будет проигнорировано.

При следующем нарастающем фронте CK тактового сигнала 0 в D теперь переходит на Q, снова создавая Q и D логической 1. Таким образом, выход Q триггера переключается на каждом положительном фронте импульса CK.

Поскольку выход Q меняет состояние при каждом нарастающем фронте тактового импульса, период 0 и период 1 выхода Q всегда будут иметь одинаковую длину, а на выходе будет прямоугольная волна с отношением метки к пространству 1: 1, его частота будет вдвое меньше, чем у CK.

Чтобы использовать триггеры-переключатели в качестве простых двоичных счетчиков, несколько триггеров-переключателей могут быть подключены каскадом, при этом выход Q первого триггера в серии должен быть подключен к входу CK следующего триггера. флоп и так далее.Это тоже принцип частотного деления. Как именно счетчики и делители могут быть построены из триггеров, объясняется в Модуле последовательной логики 5.6.

Время передачи данных

Однако на практике использование прямой обратной связи от Q к D может вызвать проблемы, поскольку для обеспечения стабильной работы и предотвращения нежелательных колебаний важно в любой цифровой схеме, чтобы любые изменения логического уровня, происходящие в D, были стабильными, ( без перерегулирования, звона и т. д.) и на допустимом логическом уровне в течение короткого периода до и после того, как тактовый сигнал вызывает изменение. Эти периоды называются временем установки и удержания.

Рис. 5.3.9 Синхронизация времени установки и удержания логики

Хотя легко представить, что тактовый сигнал инициирует изменение в определенное время, например когда возникает его нарастающий фронт, данные фактически синхронизируются на входе D, когда форма сигнала CK достигает определенного уровня напряжения. В затворах серии 74HC этот уровень составляет 50% от V DD , как показано на рис.3.9. Это показывает в расширенных временных деталях переходы, происходящие на входах D и CK триггера, запускаемого положительным фронтом.

Чтобы гарантировать правильный запуск, важно, чтобы данные на входе D установились на допустимом логическом уровне до того, как тактовый сигнал инициирует какое-либо изменение. Следовательно, должно пройти некоторое время с момента, когда вход D впервые станет действительным, чтобы дать время для любого медленного нарастающего импульса, любого выброса или звонка, прежде чем тактовый импульс выполнит выборку логического уровня.

Например, время между точкой (a) на рис. 5.3.9, где D изначально падает ниже 50% от V DD , и временем, когда CK повышается до своего порогового значения срабатывания 50% V DD (точка b ) называется временем настройки (t setup или t su ), а в микросхемах серии 74HC оно обычно составляет от 5 до 15 нс.

После точки запуска должен быть следующий период (от b до c на рис. 5.3.9), в течение которого данные в D должны оставаться на том же допустимом логическом уровне, чтобы гарантировать, что правильный логический уровень был принят.Это время называется временем удержания (t hold или t h ) и обычно составляет около 3 нс в ИС серии 74HC.

В схемах с последовательной логикой точная синхронизация жизненно важна. При проектировании схемы необходимо учитывать не только время установки и удержания, но также время распространения логических элементов или триггеров на каждом пути, по которому цифровой сигнал проходит через схему. Неспособность установить правильное время может привести к таким проблемам, как «сбои», то есть внезапные резкие выбросы, поскольку такое устройство, как триггер, мгновенно производит переход с одного логического уровня на другой и обратно.Такие сбои могут быть очень короткими (несколько наносекунд), но достаточными для переключения другого устройства на неверный логический уровень.

В таких устройствах, как триггеры, использующие как запуск, так и обратную связь, неправильная синхронизация также может привести к нестабильности и нежелательным колебаниям. Избежание таких проблем является основной причиной использования устройств запуска по фронту и устройств «ведущие ведомые».

ИС для триггеров типа D

Список микросхем триггеров типа D представлен ниже.

Что такое триггер Шмитта, как он работает и приложения

Что такое триггер Шмитта?

Триггер Шмитта представляет собой схему компаратора (не исключительно), которая использует положительную обратную связь (небольшие изменения на входе приводят к большим изменениям на выходе в той же фазе) для реализации гистерезиса (причудливое слово для замедленного действия) и используется для удаления шума из аналогового сигнала при его преобразовании в цифровой.

ИНВЕРТИРОВАНИЕ И НЕИНВЕРТИРОВАНИЕ ТРИГГЕРОВ SCHMITT С ИСПОЛЬЗОВАНИЕМ LM193 (LM393 RELATIVE)

Он был изобретен еще в 1937 году Отто Х. Шмиттом (чье наследие несколько преуменьшено), который назвал его «термоэмиссионным триггером».

Почему триггеры Шмитта?

Компараторы по своей природе очень быстрые, поскольку им не хватает компенсирующего конденсатора, который есть в их собратьях по операционным усилителям. Компараторы не ограничены скоростью нарастания выходного сигнала, а время перехода составляет порядка наносекунд.Компараторы также имеют особенно чувствительные входы из-за их очень высокого коэффициента усиления — даже незначительные изменения на входе могут вызвать мгновенное изменение состояния на выходе.

Эта проблема усугубляется, когда дифференциальные входные сигналы достигают мертвой зоны, то есть минимального входного дифференциального напряжения, необходимого для поддержания стабильного выхода. В этом узком диапазоне компаратор не знает, что делать со своим выходом, что приводит к так называемой моторной лодке, т. Е. Колебаниям выходного сигнала.Эта проблема также возникает с сигналами, которые имеют медленное время перехода — входной сигнал проводит достаточно времени в мертвой зоне (со ссылкой на опорное напряжение, конечно), чтобы создать несколько переходов вывода, как показано на рисунке, приведенном ниже.

МНОЖЕСТВЕННЫЕ ПЕРЕХОДЫ ВЫХОДА БЕЗ ГИСТЕРЕЗИСА (СИНИЙ ВХОД, ЖЕЛТЫЙ ВЫХОД)

Если вы внимательно заметили, входной сигнал изменяется с размахом выходного сигнала, и на шине питания присутствует много шума (как видно на выходе через подтягивающий резистор), что является результатом плохой развязки!

Если к выходу подключена какая-либо логика (что в большинстве случаев верно), она обнаружит множественные переходы и вызовет хаос — триггеры будут переключаться несколько раз, что может привести к сбросу чего-то важного.

Это то, что можно исправить с помощью гистерезиса — в данном случае добавлением одного резистора между инвертирующим выводом (который в данном случае является опорным) и выходом. Разница заметна снова на рисунке.

ЧИСТЫЙ ПЕРЕХОД С ИСПОЛЬЗОВАНИЕМ HYSTERISIS

Опять же, обратите внимание на нестабильный источник опорного напряжения.

Как работает триггер Шмитта?

Триггер Шмитта использует положительную обратную связь — он берет образец выходного сигнала и подает его обратно на вход, чтобы, так сказать, «усилить» выходной сигнал, что является полной противоположностью отрицательной обратной связи. , который пытается аннулировать любые изменения вывода.

Это усиливающее свойство полезно — оно заставляет компаратор определять состояние выхода, которое он хочет, и заставляет его оставаться там, даже в пределах того, что обычно является мертвой зоной.

Рассмотрим эту простую схему:

ИНВЕРТИРУЮЩИЙ КОМПАРАТОР С ГИСТЕРЕЗИСОМ

Предположим, что входное напряжение ниже, чем опорное напряжение на неинвертирующим штифтом и выходной сигнал поэтому высока.

V * является опорным входным напряжением, которое создает фиксированные смещения на неинвертирующий входе.Поскольку выход высок через резистор нагрузочного, это создает путь тока через резистор обратной связи, слегка увеличивая опорное напряжение.

Когда вход поднимается выше опорного напряжения, выход переходит на низкий уровень. Как правило, это не должно влиять на опорное напряжение в любом случае, но так как есть резистор обратной связи, опорное напряжение падает немного ниже номинального значения, так как обратная связь и нижний опорный резистор теперь параллельно по отношению к земле (с низким выходом закорачивает этот вывод резистора на массу).Так как не опорное напряжение понижается, нет никаких шансов на небольшое изменение входного вызывает множественные переходы — другими словами, нет больше мертвая зона.

Чтобы заставить выход стать высоким, вход должен теперь пересечь новый нижний порог. После пересечения выход становится высоким, и схема «сбрасывается» в исходную конфигурацию. Вход должен пересечь порог только один раз, что приведет к единственному чистому переходу. Схема теперь имеет два эффективных порога или состояния — она ​​бистабильная.

Это можно резюмировать в виде графика:

КРИВАЯ ГИСТЕРЕЗИСА

Это можно понимать в обычном смысле — ось x является входом, а ось y — выходом. Прослеживая линию от x до y, мы обнаруживаем, что после пересечения нижнего порога гистерезис становится высоким и наоборот.

Работа неинвертирующего компаратора аналогична — выход снова изменяет конфигурацию цепи резисторов, чтобы изменить порог, чтобы предотвратить нежелательные колебания или шум.

Применение триггеров Шмитта

Триггеры Шмитта

находят широкое применение в основном в качестве логических входов. Опять же, нехорошо иметь единый логический порог, в случае зашумленных или медленных сигналов может возникнуть несколько переходов на выходе. Читая техническое описание любой логической микросхемы, вы обнаружите, что указаны два порога — один для нарастающего фронта и один для спадающего фронта — это свидетельство входного действия Шмитта.

Иногда логические элементы рисуются с маленьким символом «молнии» внутри них, это стилизованная кривая гистерезиса, указывающая на то, что устройство имеет триггерные входы Шмитта.

1. Простые генераторы

Наличие двух пороговых значений дает триггерам Шмитта 555-подобную способность действовать как предсказуемые осцилляторы.

ПРОСТОЙ ТРИГГЕРНЫЙ ОСЦИЛЛЯТОР SCHMITT

Предположим, что конденсатор изначально не заряжен.

Вентиль определяет это как низкий входной сигнал и устанавливает высокий уровень выхода, поскольку это инвертирующий вентиль. Конденсатор начинает заряжаться через резистор R. Как только достигается верхний порог, затвор переключается на низкий выходной сигнал, разряжая конденсатор до нижнего порога, обеспечивая предсказуемую выходную частоту.

Выражение для частоты может быть получено с помощью небольшого математического жонглирования:

Где R и C — сопротивление и емкость, V T + — верхний порог, V T — нижний порог и V DD — напряжение питания. Обратите внимание на символ «примерно равно».

2. Отключение выключателя

Механические переключатели в качестве логических входов — не самая лучшая идея. Контакты переключателя имеют тенденцию быть несколько пружинящими, вызывая нежелательное дрожание, которое снова может вызывать множественные переходы и сбои в дальнейшем по линии.

Использование триггера Шмитта с простой RC-цепью может помочь смягчить эти проблемы.

ВЫКЛЮЧАТЕЛЬ SCHMITT TRIGGER DEBOUNCER

Когда переключатель нажат, он разряжает конденсатор и заставляет выходной сигнал повышаться на мгновение, пока конденсатор снова не зарядится, создавая чистый импульс на выходе.

Где я могу найти триггеры Шмитта?

Триггеры Шмитта более известны в мире логики как буферы или инверторы, но будьте осторожны, не все вентили являются триггерами Шмитта.Как и вся логика, они доступны в форме DIP или SMD с несколькими воротами в одном корпусе. Хорошим примером является 74HC04, шестнадцатеричный инвертор с триггерными входами Шмитта.

Конечно, и другие логические вентили, такие как логический элемент И 4081, также имеют входы Шмитта.

Заключение

Триггеры Шмитта

полезны, когда задействованы зашумленные сигналы — они убирают шум и предотвращают нежелательные множественные переходы и колебания.

Работа и объяснение таблицы истинности

Термин «цифровой» в электронике означает создание, обработку или сохранение данных в виде двух состояний.Два состояния могут быть представлены как ВЫСОКИЙ или НИЗКИЙ, положительный или неположительный, установленный или сброшенный, что в конечном итоге является двоичным. Высокий уровень равен 1, а низкий — 0, поэтому цифровая технология выражается в виде серии нулей и единиц. Например, 011010, в котором каждый термин представляет отдельное состояние. Таким образом, этот процесс фиксации в аппаратном обеспечении выполняется с использованием определенных компонентов, таких как защелка или триггер, мультиплексор, демультиплексор, кодеры, декодеры и т. Д., Которые вместе называются последовательными логическими схемами .

Итак, мы собираемся обсудить триггеры , также называемые защелками . Защелки можно также понимать как бистабильный мультивибратор как два стабильных состояния. Как правило, эти схемы защелок могут быть либо активными с высоким, либо с активными с низким уровнем, и они могут запускаться сигналами HIGH или LOW соответственно.

Распространенные типы шлепанцев:

  1. RS Триггер (RESET-SET)
  2. D Триггер (данные)
  3. Джек-шлепок (Джек-Килби)
  4. T Триггер (тумблер)

Из вышеперечисленных типов только триггеры JK и D доступны в форме интегрированной ИС и также широко используются в большинстве приложений.Здесь, в этой статье, мы поговорим о триггере типа D типа .

D Триггер:

D Триггеры также используются в составе элементов памяти и процессоров данных. D-триггер может быть построен с использованием логического элемента NAND или логического элемента NOR. Благодаря своей универсальности они доступны в виде корпусов IC. Основное применение D-триггера состоит в том, чтобы ввести задержку в схему синхронизации в качестве буфера, дискретизируя данные через определенные интервалы. D-триггер проще с точки зрения подключения проводов по сравнению с JK-триггером.Здесь мы используем ворота NAND для демонстрации D-триггера.

Всякий раз, когда синхросигнал НИЗКИЙ, вход никогда не будет влиять на состояние выхода . Часы должны быть высокими, чтобы входы стали активными. Таким образом, D-триггер представляет собой управляемую бистабильную защелку, в которой тактовый сигнал является управляющим сигналом. Опять же, это делится на D-триггер, запускаемый положительным фронтом, и D-триггер , запускаемый отрицательным фронтом. Таким образом, выход имеет два стабильных состояния на основе входов, которые обсуждались ниже.

Таблица истинности D Flip-Flop:

Часы

ВХОД

ВЫХОД

Д

Q

Q ’

НИЗКИЙ

x

0

1

ВЫСОКИЙ

0

0

1

ВЫСОКИЙ

1

1

0

D (данные) — это состояние входа для D-триггера.Q и Q ’представляют собой выходные состояния триггера. Согласно таблице, на основании входов выход меняет свое состояние. Но важно учитывать, что все это может происходить только при наличии тактового сигнала. Это работает точно так же, как триггер SR, только для дополнительных входов.

Представление D-триггера с использованием логических вентилей:

ВХОД

ВЫХОД

Вход 1

Вход 2

Выход 3

0

0

1

0

1

1

1

0

1

1

1

0

Таким образом, сравнивая таблицу истинности логического элемента И-НЕ и применяя входные данные, указанные в таблице истинности D-триггера, можно проанализировать выходные данные.Анализ вышеуказанной сборки как трехступенчатой ​​конструкции с учетом предыдущего состояния (Q ’) как 0

, когда D = 1 и ЧАСЫ = ВЫСОКИЕ

Выход: Q = 1, Q ’= 0. Работа правильная.

ПРЕДУСТАНОВКА и ОЧИСТКА:

D-триггер имеет еще два входа, а именно PRESET и CLEAR. Сигнал HIGH на выводе CLEAR приведет к сбросу выхода Q, равному 0. Точно так же сигнал HIGH на вывод PRESET заставит выход Q установить значение 1. Следовательно, само название объясняет описание контактов.

Часы

ВХОД

ВЫХОД

ПРЕДУСТАНОВКА

ПРОЗРАЧНЫЙ

Д

Q

Q ’

X

ВЫСОКИЙ

НИЗКИЙ

X

1

0

X

НИЗКИЙ

ВЫСОКИЙ

X

0

1

X

ВЫСОКИЙ

ВЫСОКИЙ

X

1

1

ВЫСОКИЙ

НИЗКИЙ

НИЗКИЙ

0

0

1

ВЫСОКИЙ

НИЗКИЙ

НИЗКИЙ

1

1

0

Корпус микросхемы:

Здесь используется микросхема HEF4013BP (двойной триггер D-типа). Это 14-контактный корпус, который содержит 2 отдельных D-триггера. Ниже представлена ​​схема контактов и соответствующее описание контактов.

ПИН

ПИН Описание

Q

Истинный выход

Q ’

Вывод комплиментов

CP

Вход часов

CD

CLEAR-Прямой ввод

D

Ввод данных

SD

PRESET-Прямой ввод

V SS

Земля

В DD

Напряжение питания

Требуется компонентов:

  1. IC HEF4013BP (Dual D flip-flop) — 1 шт.
  2. LM7805 — 1 No.
  3. Тактильный переключатель — 4
  4. аккумулятор 9В — 1 шт.
  5. Светодиод (зеленый — 1; красный — 1)
  6. Резисторы (1 кОм — 4; 220 кОм -2)
  7. Макетная плата
  8. Соединительные провода

D Принципиальная схема триггера и пояснение:

Здесь мы использовали IC HEF4013BP для демонстрации схемы D-триггера, , которая имеет два D-триггера внутри. Источник питания IC HEF4013BP V DD имеет диапазон от 0 до 18 В, и данные доступны в таблице данных.Это показано на снимке ниже. Поскольку на выходе мы использовали светодиод, источник был ограничен до 5 В.

Мы использовали регулятор LM7805 для ограничения напряжения светодиода.

Практическая демонстрация D-триггера:

Кнопки D (Данные), PR (Предустановка), CL (Очистить) являются входами для D-триггера. Два светодиода Q и Q ’представляют собой выходные состояния триггера. Батарея 9 В действует как вход для регулятора напряжения LM7805. Следовательно, регулируемый выход 5 В используется в качестве напряжения Vcc и вывода на ИС.Таким образом, для разных входов в D соответствующий выход можно увидеть через светодиоды Q и Q ’.

Штыри CLK, CL, D и PR обычно опущены в исходном состоянии, как показано ниже . Следовательно, состояние входа по умолчанию будет НИЗКОЕ для всех контактов. Таким образом, исходное состояние согласно таблице истинности такое, как показано выше. Q = 1, Q ’= 0.

Ниже мы описали различные состояния триггера типа D с использованием схемы D-триггера, выполненной на макетной плате .

Состояние 1:

Часы — НИЗКИЕ; D — 0; PR — 0; CL — 1; Q — 0; Q ’- 1

Для входов Состояния 1 горит КРАСНЫЙ светодиод, указывая на то, что Q ’ВЫСОКИЙ, а ЗЕЛЕНЫЙ светодиод показывает, что Q на НИЗКОМ. Как обсуждалось выше, когда для параметра CLEAR установлено значение HIGH, Q сбрасывается на 0 , что можно увидеть выше.

Состояние 2:

Часы — НИЗКИЕ; D — 0; ПР — 1; CL — 0; Q — 1; Q ’- 0

Для входов «Состояние 2» горит ЗЕЛЕНЫЙ светодиод, указывающий, что Q — ВЫСОКИЙ, а КРАСНЫЙ светодиод показывает, что Q ’НИЗКИЙ.Как обсуждалось выше, когда PRESET установлен на HIGH, Q устанавливается на 1 , что можно увидеть выше.

Состояние 3: Часы — НИЗКИЙ; D — 0; ПР — 1; CL — 1; Q — 1; Q ’- 1

Для входов Состояния 3 светятся КРАСНЫЙ и ЗЕЛЕНЫЙ светодиоды, показывая, что Q и Q ’изначально находятся в ВЫСОКОМ состоянии. Когда PR и CL опускаются при отпускании кнопок, состояние становится очищенным.

Состояние 4: Часы — ВЫСОКИЙ; D — 0; PR — 0; CL — 0; Q — 0; Q ’- 1

Для входов состояния 4 светится КРАСНЫЙ светодиод, указывая на то, что Q ’ВЫСОКИЙ, а ЗЕЛЕНЫЙ светодиод показывает, что Q на НИЗКОМ. Это состояние стабильно и сохраняется до следующих часов и ввода . Поскольку ЧАСЫ срабатывают по фронту от НИЗКОГО до ВЫСОКОГО, кнопку ввода D следует нажать перед нажатием кнопки ЧАСЫ.

Состояние 5: Часы — ВЫСОКИЙ; D — 1; PR — 0; CL — 0; Q — 1; Q ’- 0

Для входов «Состояние 5» горит ЗЕЛЕНЫЙ светодиод, указывающий, что Q — ВЫСОКИЙ, а КРАСНЫЙ светодиод показывает, что Q ’НИЗКОЕ. Это состояние также стабильно и сохраняется до следующих часов и входа .Поскольку ЧАСЫ срабатывают по фронту от НИЗКОГО до ВЫСОКОГО, кнопку ввода D следует нажать перед нажатием кнопки ЧАСЫ.

Как работают триггерные генераторы Шмитта в точности

Эта статья призвана помочь читателям понять достоинства и недостатки RC-генераторов триггера Шмитта, которые особенно важны, поскольку они присутствуют во внутреннем генераторе в популярных микроконтроллерах.

Осцилляторы необходимы в цифровых системах, поскольку для последовательной логики требуется некоторый тактовый сигнал, который вызывает изменение состояния.В частности, генераторы триггера Шмитта присутствуют в недорогих микроконтроллерах как способ обеспечить надежный тактовый сигнал, не требуя внешнего резонатора или генератора.

Давайте рассмотрим основной принцип работы этих схем.

RC-генератор

Во-первых, давайте посмотрим на очень простой RC-генератор:

Возможно, вы уже знаете, что частота этого генератора может быть вычислена по

$$ f = {k \ over RC} $$

где k — постоянная, обычно между 0.2 и 1.

Это приблизительная оценка, которая зависит от нескольких условий, которые необходимо выполнить. Давайте проанализируем эту схему и получим выражение для выходной частоты.

Как работают RC-генераторы

Неуправляемые генераторы — это особые блоки, в которых нет входа. Вместо этого они состоят из усилителя и цепи обратной связи. В случае этой схемы контур обратной связи представляет собой RC-цепь, которая ведет себя как переходная модель последовательной RC-цепи.

Основы схемотехники RC серии

В этой схеме обычно учитываются две фазы: заряд и разряд.{- {t \ over RC}} $$

Напряжение в конденсаторе асимптотически изменяется от Vs до 0V в фазе разряда.

Этих двух фаз почти достаточно для создания RC-генератора. Единственное, что нам сейчас нужно, это гистерезис; то есть реагирование на два уровня напряжения, чтобы напряжение на конденсаторе «прыгало» между этими двумя уровнями надежным образом.

Триггерные ворота Шмитта

Это специальные вентили, которые не реагируют на единичный порог напряжения на своих входах.Вместо этого их входы реагируют на одно возрастающее (более высокое) пороговое напряжение и одно падающее (более низкое) пороговое напряжение: всякий раз, когда входное напряжение превышает возрастающий порог, входной логический уровень рассматривается как высокий , и всякий раз, когда входное напряжение падает ниже порог падения, вход считается низким . Это означает, что вход триггера Шмитта имеет некоторые средства вызова его текущего уровня, который является последним уровнем, на который он переключился.

Это поведение известно как гистерезис, и оно идеально подходит для генераторов, как вы увидите ниже.

На следующем рисунке показан зашумленный отрицательный импульс от 5 В до 0 В, а затем снова до 5 В, а также выходной сигнал обычного инвертора и двух разных инверторов триггера Шмитта при подаче этого зашумленного сигнала:

A (красный): шумный сигнал подается на три инвертора, которые выдают инвертированное значение того, что зашумленный сигнал интерпретируется как на их входах. B (синий): выход штатного инвертора ТТЛ 74LS04. C (зеленый): выход ТТЛ-инвертора с триггером Шмитта 74LS14.D (оранжевый): выход логического элемента CMOS NAND триггера Шмитта, сконфигурированный как инвертор.

Обратите внимание, как шум передается на обычный инвертор, в отличие от инверторов с триггером Шмитта (этот шум можно увидеть по переднему переднему фронту и заднему заднему фронту выхода 74LS04). Это происходит потому, что 74LS04 реагирует на единственный порог, который составляет где-то около 1,2 В.

Также обратите внимание на разное время, в которое инверторы триггера Шмитта реагируют первыми и последними.Эта разница соответствует их разным гистерезисным напряжениям (разнице между их порогами). 4093 имеет больший гистерезис, а это означает, что он лучше защищен от шума такого рода.

С этого момента давайте называть возрастающее пороговое напряжение $$ V_ {T +} $$, а падающее пороговое напряжение — $$ V_ {T -} $$, поскольку они известны во многих таблицах данных.

Собираем все вместе

Базовый генератор состоит из последовательной RC-цепи, управляемой инвертором триггера Шмитта.Вход инвертора — это напряжение конденсатора. Таким образом, инвертор вынужден:

  1. Зарядите конденсатор, когда его напряжение ниже $$ V_ {T +} $$, а на выходе высокий .
  2. Разрядите конденсатор, когда его напряжение выше $$ V_ {T -} $$ и на выходе низкий уровень .

Вот реализация этого генератора с триггером Шмитта 74LS14:

RC-генератор с инвертором 74LS14.На графике A (красный) — выходное напряжение, а B (синий) — напряжение на конденсаторе. Пределы, между которыми это напряжение колеблется, являются пороговыми напряжениями инвертора.

Как рассчитать выходную частоту

Чтобы составить уравнение для частоты выходного сигнала, нам нужно знать его период, то есть сколько времени требуется для завершения цикла. Это легко вычислить, сложив большую ширину импульса и малую ширину импульса.

Большая ширина импульса — это длительность высокого уровня на выходе, которая также является временем, за которое напряжение конденсатора достигает повышающегося порогового напряжения $$ V_ {T +} $$.В начале самого первого цикла можно предположить, что конденсатор разряжен, поэтому его напряжение будет равно нулю. Эта единственная фаза зарядки (первая) будет происходить только один раз и не влияет на установившуюся частоту.

Таким образом, без учета первой фазы зарядки, длительная длительность импульса в установившемся режиме — это время, за которое напряжение конденсатора поднимается от падающего порогового напряжения до повышающегося порогового напряжения при попытке достичь высокого уровня напряжения.{- {t_h \ over {RC}}} = 1- {V_ {T +} -V_ {T-} \ over V_ {High} -V_ {T -}} \\\\ $$

$$ — {t_h \ over {RC}} = ln \ left (1- {V_ {T +} -V_ {T-} \ over V_ {High} -V_ {T-}} \ right) \\\\ $

$$ t_h = -RC \; ln \ left (1- {V_ {T +} -V_ {T-} \ over V_ {High} -V_ {T-}} \ right) \\\\ $$

$$ t_h = -RC \; ln \ left ({V_ {High} -V_ {T +} \ over V_ {High} -V_ {T-}} \ right) \\\\ $$

$$ t_h = RC \; ln \ left ({V_ {High} -V_ {T-} \ over V_ {High} -V_ {T +}} \ right) \\\\ $$

Теперь, для малой ширины импульса t l , это время, за которое напряжение на конденсаторе упадет от повышающегося порога $$ V_ {T +} $$ до нижнего порога $$ V_ {T -} $$ , пытаясь достичь нуля вольт, следующим образом.{- {t_l \ over {RC}}} = {V_ {T-} \ over V_ {T +}} \\\\ $$

$$ — {t_l \ over {RC}} = ln \ left ({V_ {T-} \ over V_ {T +}} \ right) \\\\ $$

$$ t_l = -RC \; ln \ left ({V_ {T-} \ over V_ {T +}} \ right) \\\\ $$

$$ t_l = RC \; ln \ left ({V_ {T +} \ over V_ {T-}} \ right) $$

Таким образом, период выходного сигнала составляет

$$ T = t_h + t_l \\\\ $$

$$ T = RC \; ln \ left ({V_ {High} -V_ {T-} \ over V_ {High} -V_ {T +}} \ right) + RC \; ln \ left ({V_ {T +} \ over V_ {T-}} \ right) \\\\ $$

$$ T = RC \ left [ln \ left ({V_ {High} -V_ {T-} \ over V_ {High} -V_ {T +}} \ right) + ln \ left ({V_ {T +} \ над V_ {T-}} \ right) \ right] \\\\ $$

$$ T = RC \; ln \ left ({V_ {High} -V_ {T-} \ over V_ {High} -V_ {T +}} \ times {V_ {T +} \ over V_ {T-}} \ right) \\\\ $ $

И мы знаем, что частота обратно пропорциональна периоду, поэтому наше общее уравнение для частоты в конечном итоге выглядит следующим образом.

$$ f = {1 \ over T} \\\\ $$

$$ f = {1 \ over RC \; ln \ left ({V_ {High} -V_ {T-} \ over V_ {High} -V_ {T +}} \ times {V_ {T +} \ over V_ {T-}} \ right)} \\\\ $

Обычно желательным условием, которое упрощает выражение для периода, является генерация прямоугольной волны. Это означает, что большая ширина импульса должна равняться низкой ширине импульса, чтобы сигнал имел рабочий цикл 50%.

Этого можно достичь, используя триггер Шмитта с пороговыми напряжениями, одинаково разделенными на логические уровни.Таким образом, одна из популярных конфигураций триггера Шмитта имеет пороговые напряжения 1/3 и 2/3 от V DD , напряжения питания.

Например, в цепи TTL (0 В = низкий и 5 В = высокий) удобная пара пороговых напряжений будет 1,33 В и 2,67 В, потому что как в фазе заряда, так и в фазе разряда RC-цепь будет подвергаться первоначальному воздействию напряжение 1,33В.

Итак, если выполняется это условие симметричных порогов, общее уравнение для периода принимает гораздо более простую форму:

$$ T = RC \; ln \ left ({V_ {High} -V_ {T-} \ over V_ {High} -V_ {T +}} \ times {V_ {T +} \ over V_ {T-}} \ right) \\\\ $ $

$$ T = RC \; ln \ left ({V_ {T +} \ over V_ {T-}} \ times {V_ {T +} \ over V_ {T-}} \ right) \\\\ $$

$$ T = RC \; ln \ left [\ left ({V_ {T +} \ over V_ {T-}} \ right) ^ 2 \ right] \\\\ $$

$$ T = 2RC \; ln \ left ({V_ {T +} \ over V_ {T-}} \ right) \\\\ $$

$$ f = {1 \ over 2RC \; ln \ left ({V_ {T +} \ over V_ {T-}} \ right)} \\\\ $$

Заключение

Генераторы

RC представляют собой простое решение повсеместной проблемы генерации цифрового, достаточно стабильного тактового сигнала.Одним из очевидных преимуществ этой схемы по сравнению с другими генераторами является ее простота, а основные уравнения, которые мы только что вывели, позволяют легко реализовать решение.

В следующей статье, озаглавленной «Как разработать триггерные генераторы Шмитта», мы рассмотрим некоторые сложности и соображения, которые вы, возможно, захотите иметь в виду при использовании RC-генератора, чтобы убедиться, что он будет работать наилучшим образом.

Страница не найдена | MIT

Перейти к содержанию ↓

  • Образование
  • Исследование
  • Инновации
  • Прием + помощь
  • Студенческая жизнь
  • Новости
  • Выпускников
  • О MIT
  • Подробнее ↓

    • Прием + помощь
    • Студенческая жизнь
    • Новости
    • Выпускников
    • О MIT

Меню ↓

Поиск

Меню

Ой, похоже, мы не смогли найти то, что вы искали!
Попробуйте поискать что-нибудь еще!

Что вы ищете?

Увидеть больше результатов

Предложения или отзывы?

Триггер триггера — ВЫСОКИЙ, НИЗКИЙ, ПОЛОЖИТЕЛЬНЫЙ и ОТРИЦАТЕЛЬНЫЙ Запуск по фронту

Flip Flop — методы запуска

В этой статье объясняются основные методы запуска импульса, такие как запуск по ВЫСОКОМУ уровню, запуск по низкому уровню, запуск по ПОЛОЖИТЕЛЬНОМУ фронту и запуск по ОТРИЦАТЕЛЬНОМУ фронту с помощью символического представления.Также объясняется основной принцип перехода тактовых импульсов.

Чтобы узнать основы шлепанцев и их различных типов, нажмите на ссылку ниже.

ПОСМОТРЕТЬ: ШЛАНГИ

СМОТРЕТЬ: ПОЛОВИНА И ПОЛНАЯ ДОБАВИТЕЛЬ

СМОТРЕТЬ: ЦЕПЬ MASTER-SLAVE FLIP FLOP

Прочитав мой пост о флип-флопе, вы, должно быть, поняли важность срабатывания флип-флопа. Выход триггера может быть изменен путем небольшого изменения входного сигнала.Это небольшое изменение может быть выполнено с помощью тактового импульса или обычно известного как импульс запуска.

Когда такой импульс запуска подается на вход, выход изменяется, и, таким образом, говорят, что триггер срабатывает. Триггеры применимы при разработке счетчиков или регистров, которые хранят данные в виде многобитовых чисел, но для таких регистров требуется группа триггеров, соединенных друг с другом в виде последовательных цепей. И эти последовательные схемы требуют запускающих импульсов.

Количество запускающих импульсов, подаваемых на вход схемы, определяет число в счетчике.Одиночный импульс заставляет бит перемещаться на одну позицию, когда он применяется к регистру, в котором хранятся многобитовые данные.

В случае SR Flip Flops изменение уровня сигнала определяет тип триггера, который должен быть подан на вход. Но перед подачей второго импульса на схему необходимо восстановить исходный уровень.

Если синхронизирующий импульс подается на вход триггера в то же время, когда изменяется выход триггера, это может вызвать нестабильность схемы.Причиной этой нестабильности является обратная связь, которая поступает от выходной комбинационной схемы к элементам памяти. Эту проблему можно решить до определенного уровня, сделав триггер более чувствительным к переходу импульса, а не к длительности импульса.

Существует четыре основных метода запуска по импульсам. Они различаются способом, которым электронные схемы реагируют на импульс. Их

1. Запуск по высокому уровню

Когда от триггера требуется реагировать в его ВЫСОКОМ состоянии, используется метод запуска ВЫСОКОГО уровня.В основном это определяется прямым проводом от входа часов. Взгляните на символическое представление, показанное ниже.

Запуск высокого уровня

2. Запуск по низкому уровню

Когда от триггера требуется реагировать в его НИЗКОМ состоянии, используется метод запуска НИЗКОГО уровня. Он в основном идентифицируется по тактовому входу вместе с пузырьком индикатора низкого состояния. Взгляните на символическое представление, показанное ниже.

Запуск по низкому уровню

3.Срабатывание по положительному фронту

Когда требуется, чтобы триггер реагировал в переходном состоянии от НИЗКОГО к ВЫСОКОМУ, используется метод срабатывания ПОЛОЖИТЕЛЬНОГО фронта. Он в основном идентифицируется по входному выводу часов вместе с треугольником. Взгляните на символическое представление, показанное ниже.

Срабатывание по положительному фронту

4. Срабатывание по отрицательному фронту

Когда требуется, чтобы триггер реагировал во время перехода из высокого в низкое состояние, используется метод срабатывания ОТРИЦАТЕЛЬНОГО фронта.. Он в основном идентифицируется по входному выводу часов, а также по индикатору низкого состояния и треугольнику. Взгляните на символическое представление, показанное ниже.

Срабатывание по отрицательному фронту

Переход тактового импульса

Движение триггерного импульса всегда от 0 до 1, а затем от 1 до 0 сигнала. Таким образом, для одного сигнала требуется два перехода. Когда он перемещается от 0 к 1, это называется положительным переходом, а когда он перемещается от 1 к 0, он называется отрицательным переходом.Чтобы понять больше, взгляните на изображения ниже.

Переход тактового импульса

Уже введенные синхронизированные триггеры запускаются во время перехода импульса от 0 к 1, и переход состояния начинается, как только импульс достигает высокого уровня. Если другие входы изменяются, пока часы все еще равны 1, может возникнуть новое состояние выхода. Если установить триггер, проблема множественного перехода может быть устранена.

Проблема с несколькими переходами может быть решена, если триггер должен реагировать только на положительный или отрицательный фронтальный переход, а не на всю длительность импульса.

Бистабильный мультивибратор — работа, типы, срабатывание

Бистабильный мультивибратор имеет два абсолютно стабильных состояния. Он будет оставаться в любом состоянии до тех пор, пока импульс запуска не заставит его переключиться в другое состояние. Например, предположим, что в любой конкретный момент транзистор Q 1 является проводящим, а транзистор Q 2 находится в состоянии отключения. Если предоставить его самому себе, бистабильный мультивибратор навсегда останется в этом положении. Однако, если внешний импульс приложен к цепи таким образом, что Q 1 отключен, а Q 2 включен, схема останется в новом положении.Затем требуется еще один пусковой импульс, чтобы вернуть схему в исходное состояние.

Другими словами, мультивибратор, у которого оба состояния стабильны, называется бистабильным мультивибратором. Его также называют триггером, триггером или двоичным. Выходной импульс получается, когда и почему на вход подается управляющий (запускающий) импульс. Полный цикл вывода производится для каждых двух запускающих импульсов правильной полярности и амплитуды.

На рисунке (а) показана схема бистабильного мультивибратора на двух NPN-транзисторах.Здесь выход транзистора Q 2 связан с выходом транзистора Q 1 через резистор R 2 . Точно так же выход транзистора Q 1 связан с базой транзистора Q 2 через резистор R 1 . Конденсаторы C 2 и C 1 известны как конденсаторы ускорения. Их функция — увеличить скорость резкого перехода схемы из одного устойчивого состояния в другое стабильное состояние.Базовые резисторы (R 3 и R 4 ) обоих транзисторов подключены к общему источнику (-V BB ). Выход бистабильного мультивибратора доступен на выводе коллектора обоих транзисторов Q 1 и Q 2 . Однако эти два выхода дополняют друг друга.

Бистабильный нестабильный мультивибратор

Предположим, что если Q 1 является проводящим, то тот факт, что точка A находится почти в положении ВКЛ, делает основание Q 2 отрицательным (с помощью делителя потенциала R 2 — R 4 ) и удерживает Q 2 выключенным.

Аналогично Q 2 OFF, делитель потенциала от V CC до -V BB (R L2 , R 1 , R 3 ) предназначен для сохранения базы Q 1 примерно при 0,7 В, обеспечивая проводимость Q 1 . Видно, что Q 1 удерживает Q 2 выключенным, а Q 2 удерживает Q 1 включенным.

Предположим, теперь положительный импульс применяется на мгновение к R. Это заставит Q 2 проводить.Когда коллектор Q 2 падает до нуля, он отключает Q 1 и, следовательно, BMV переключается в другое состояние.

Точно так же положительный пусковой импульс, приложенный к S, вернет BMV в исходное состояние.

Использует:

  1. В схемах синхронизации как делитель частоты
  2. В счетных цепях
  3. В схемах памяти компьютера

Бистабильный мультивибратор срабатывания

Чтобы изменить стабильное состояние двоичного кода, необходимо подать соответствующий импульс в схему, который попытается перевести оба транзистора в активную область, и результирующая регенеративная обратная связь приведет к изменению состояния.

Срабатывание может быть двух типов:

  1. Асимметричный запуск
  2. Симметричный запуск

(I) Асимметричный запуск

При асимметричном запуске есть два триггерных входа для транзисторов Q 1 и Q 2 . Каждый вход триггера является производным от отдельного источника триггера. Чтобы вызвать переход между стабильными состояниями, скажем, что изначально триггер применяется к бистабильному. Теперь для следующего перехода на транзисторе Q 2 должен появиться идентичный триггер.Таким образом, можно сказать, что асимметричные запускающие импульсы запуска, полученные от двух отдельных источников и подключенные к двум транзисторам Q 1 и Q 2 по отдельности, последовательно изменяют состояние бистабильного.

На рисунке (b) показана принципиальная схема бистабильного мультивибратора с асимметричным запуском.

Бистабильный нестабильный мультивибратор

Первоначально Q 1 выключен, а транзистор Q 2 включен. Первый импульс, полученный от источника триггера A, приложенный к выводу, выключает его, переводя его из области насыщения в активный транзистор Q 1 , включен, а транзистор Q 2 выключен.Любой следующий импульс, после которого запускающий импульс подается на вывод B, изменение стабильного состояния приведет к включению транзистора Q 2 и выключению транзистора Q 1 .

Асимметричный запуск находит свое применение при генерации сигнала затвора, длительность которого контролируется любыми двумя независимыми событиями, происходящими в разные моменты времени. Таким образом облегчается измерение временного интервала.

(II) Симметричное срабатывание

Существуют различные методы симметричного запуска, называемые запуском по симметричному коллектору, запуском по симметричной базе и симметричным гибридным запуском.Здесь мы хотели бы объяснить только запуск по симметричной базе (положительный импульс), как указано в разделе «Запуск по симметричной базе».

На рисунке (c) показана принципиальная схема двоичного сигнала с симметричным базовым запуском с применением положительных импульсов запуска.

Бистабильный нестабильный мультивибратор

Диоды D 1 и D 2 являются управляющими диодами. Здесь положительные импульсы, попробуйте включить и выключить транзистор. Таким образом, когда транзистор Q 1 выключен, а транзистор Q 2 включен, соответствующие базовые напряжения и V B1N , выключены и V B2N , включены .Видно, что V B1N , OFF > V B1N , ON . Таким образом, диод D 2 имеет более обратное смещение по сравнению с диодом D 1 .

Когда появляется положительный дифференцированный импульс амплитудой больше (V B1N , OFF + Vɣ), диод D 1 смещается в прямом направлении, а транзистор Q 1 входит в активную область и с последующим регенеративная обратная связь Q 1 включается, а транзистор Q 2 выключается.По прибытии следующего запускающего импульса диод D 2 будет смещен в прямом направлении и, в конечном итоге, с регенеративной обратной связью он будет во включенном состоянии.

.

Добавить комментарий

Ваш адрес email не будет опубликован. Обязательные поля помечены *